

# マイクロコンピュータ Z80 ユーザーズマニュアル [1]

Microcomputer Z80 User's Manual (Part I)

THE SHARP MICROCOMPUTERS







# マイクロコンピュータZ80ユーザーズマニュアル[I]

を正は製品の改良の元め予告なしに内容の一部を変更されることがあります。

無対象数を禁じます。

発行 シャープ株式会社 発売 株式会社エレクトロニクスダイジェスト書店部 マイクロコンピュータ 280

- 本書は製品の改良のため予告なしに内容の一部を変更されることがあります。
- 無断転載を禁じます。

雅田 シャーア株式会社

徳北 株式会社エレクトロニクスダイシュスト書店部

Z-80-CPU テクニカルマニュアル Z-80-PIO テクニカルマニュアル 2 Z-80-CTC テクニカルマニュアル 3 SM-B-80D テクニカルマニュアル SM-B-80T テクニカルマニュアル SM-B-80D ユーザーズマニュアル SM-B-80T ユーザーズマニュアル Z-80 クロスアセンブラマニュアル Z-80 テキストエディタマニュアル Z-80 アセンブラマニュアル SM-4 クロスアセンブラマニュアル ■ SM-B-80T アプリケーションマニュアル (1) 12SM-B-80T  $\mathcal{P}$   $\mathcal{P}$ APPENDIX

Z-80-CPU テクニカルマニュアル

Z-80-PIO テクニカルマニュアル

Z-80-CTC テクニカルマニュアル

SM-B-80D テクニカルマニュアル

SM-B-80T テクニカルマニュアル

SM-B-80D ユーザーズマニュアル

SM-B-80T ユーザーズマニュアル

Z-80 クロスアセンブラマニュアル

Z-80 テキストエディタマニュアル

2-80 アセンブラマニュアル

SM-4 クロスアセンブラマニュアル

SM-B-80T アプリケーションマニュアル (I)

SM-B-80T アプリケーションマニュアル(2)

APPENDIX

## Z-80-CPU T

### Z-80-CPU

LH-0080 Z-80 CPU(以下、Z-80 CPUと略します)は、N チャネル・シリコンゲート E/D MOS プ\*6 \*7 ロセスで作られた、高度な処理能力を備えた第三世代のマイクロプロセッサです。

Z-80 CPUは、標準メモリの利用を考慮し、システムのスループットおよびメモリの利用効率を高めた設計となって \*9 います。また周辺回路を制御するためのデコードされた制御信号を持っています。 Z-80 CPUは+5 Vの単一電源および単相クロックを必要とするだけで、周辺回路が簡単になります。

### 1. 特 長

- 8ビット並列処理のワンチップ・マイクロプロセッサ
- O Nチャネル・シリコンゲート E/D MOS プロセス
- 158種の基本命令(8080Aの78種の全命令を含み、機械語においてソフトウェア互換性があります。8080A \*10
   に比べて、インデックス、ビットおよび相対アドレシング・モードや、4,8および16ビット操作命令などの有効な命令が追加されています。)
- \*12 ○ 22のレジスタ内蔵
- 強力な割り込み機能: 3モードのマスク可能な割り込み機能
  - :マスク不可能な割り込み機能

- O 命令フェッチ速度: 1.6 μs
- +5 Vの単一電源および単相クロック
- O 全入出力端子: TTLコンパチブル
- O パッケージは40ピンDIP


### 2. 内 部 構 成

Z-80 CPUの内部構成ブロック図を図1に示します。


\*18

- \* 1 microcomputer
- \* 2 microcomputer component
- \* 3 support software
- \* 4 memory
- \* 5 Central Processing Unit
- \* 6 N-channel silicon gate Enhancement/ Depletion type Metal Oxide Semiconductor
- \* 7 microprocessor
- \* 8 system throughput
- \* 9 decode

- \*10 index
- \*11 relative addressing mode
- \*12 register
- \*13 interruption
- \*14 static or dynamic memory
- \*15 refresh circuit
- \*16 instruction fetch speed
- \*17 Transistor-Transistor Logic compatible
- \*18 Dual In line Package



Z-80CPUの内部レジスタは、207ビットのリード/ライト・メモリで構成されており、レジスタの構成を図



- \* 1 control signals
- \* 2 instruction decode and CPU control
- \* 3 instruction register
- 4 8—bit data bus
- 5 data bus control
- 6 internal data bus
- \* 7 CPU register
- \* 8 address control
- \* 9 16-bit address bus
- \*10 arithmetic and logical unit
- \*11 read/write memory

- \*12 main register set
- \*13 alternate register set
- \*14 accumulator \*15 flags
- \*16 general purpose registers
- \*17 interrupt vector register
- \*18 memory refresh register
- \*19 index register
- \*20 stack pointer
- \*21 program counter with motors 8 \*
- \*22 special purpose registers

CPUレジスタは、汎用レジスタ群と専用レジスタ群から構成されており、汎用レジスタ群は、主レジスタ・セットと補助レジスタ・セットの2組のレジスタ・セットがあり、交換命令によって互いの内容を交換することができます。各レジスタ・セットは、8ビットのアキュムレータ、8ビットのフラグ・レジスタおよび6個の汎用レジスタ(各8ビット構成)で構成されています。汎用レジスタをBC、DE、およびHLのようにペアにして、16ビットのレジスタとしても使用できます。

割り込みベクトル・レジスタ I は、割り込み発生時に、割り込みサービス・ルーチンの間接アドレスの上位 8 ビットを与え、下位 8 ビットは割り込みデバイスから与えられます。

メモリ・リフレッシュ・レジスタRは、外部メモリとしてダイナミックRAMを使用する場合のメモリ・リフレッシュ用のアドレスを自動的に発生します。

### 5. 端 子 信 号

Z-80CPUの端子信号を図3に示します。




図 3 Z - 80 C P U 端子信号

Z-80 CPUの端子信号を機能的に分類しますと、

- (2) データ・バス: D<sub>0</sub>-D<sub>7</sub>

\* 3 CPU bus control

<sup>\* 1</sup> interrupt service routine

<sup>\* 2</sup> system control

(3) システム制御 : M<sub>1</sub>, MREQ, IORQ, WR, RD, RFSH

(4) CPU制御: HALT, WAIT, INT, NMI, RESET

(5) CPUバス制御: BUSRQ, BUSAK

となります。次に各信号について説明します。

A 0 - A 15

A0-A15 は、16ビットのアドレス・バスを構成し、メモリ(最大64Kバイ

(アドレス・バス) Address Bus

ト) および入出力デバイスのアドレスを指定します。

\*1 (トライ・ステートの出力端子)

D<sub>0</sub> - D<sub>7</sub>

Do-Doは、8ビットの双方向性データ・バスを構成し、メモリおよび入出力デ

| データ・バス |

バイスとのデータの受渡しをおこないます。

(トライ・ステートの入出力端子)

M 1

 $\langle \neg \nu \nu \cdot \forall \neg \nu_1 \rangle$ Machine Cycle one

/メモリ・リクエスト

Memory Request

とを示します。 (出力端子)

MREQ

メモリ・リクエスト信号は、メモリ読み出し、書き込み動作に対してアドレス・

バスが有効なメモリ・アドレスを出力していることを示します。

(トライ・ステートの出力端子)

IORO

/ 入出力リクエスト \

Input/Output Request

入出力リクェスト信号は、入出力デバイスとの読み出し、書き込み動作に対して アドレス・バスの下位8ビットが有効な入出力デバイスのアドレスを出力している ことを示します。

また、 $\overline{10RQ}$ は、割り込み応答時に $\overline{M1}$ と共に出力され、割り込み要求デバイスが割り込み応答ベクトルをデータ・バスに乗せてもよいことを示します。

(トライ・ステートの出力端子)

RD

/メモリ・リード\

メモリ・ライト 'Me mory Write

Memory Read

メモリ・リード信号は、Z-80~C~P~Uがメモリ、または入出力デバイスからのデータを読み込むタイミングを示し、メモリまたは入出力デバイスは、 $ZO\overline{R~D}$ 信

号に同期してデータをデータ・バスに出力すればよい。

(トライ・ステートの出力端子)

WR

メモリ・ライト信号は、アドレス指定されたメモリ、または入出力デバイスに書

き込む有効データがデータ・バス上に乗っていることを示します。

(トライ・ステートの出力端子)

RFSH

(リフレッシュ)

Refresh

リフレッシュ信号は、ダイナミック R A M用のリフレッシュ用アドレスがアドレ

ス・バスの下位 7 ビットに出力されていることを示します。このとき、MREQ信

号も出力されます。

(出力端子)

HALT

(ホールト・ステート) Halt State ホールト・ステート信号は、Z - 80 C P UがHALT命令を実行中であること \*1 を示し、内部的にはNOP命令を実行しています。この間、メモリ・リフレッシュ はおとなわれています。

ホールト状態の解除は、リセット信号、ノン・マスカブル割り込み、およびマス\*3カブル割り込み(ただし、割り込み受け付け状態のとき)によっておこなわれます。

(出力端子)

WAIT

(ウエイト) Wait / ウエイト信号は、アドレス指定されているメモリまたは、入出力デバイスがデータ転送準備のできていないことをZ=80 CPUへ知らせるための信号です。 この信号が入力されている間、Z=80 CPUは待ち状態を続けます。

(入力端子)

INT

| 割り込み要求 | | Interrupt Request | 入出力デバイスがZ-80 CPUに対して割り込みを要求する信号で、割り込み\*4 許可フリップ・フロップがオン状態であれば、現在実行中の命令の終わりに、 この割り込み要求が受け付けられます。

(入力端子)

NMI

(ノン・マスカブル割り込み) Non Maskable Interrupt) てのノン・マスカブル割り込みは、INTより優先度の高い割り込み要求であり、ソフトウェアによってもマスクできません。NMIはいつでも受け付けられて、現在実行中の命令が終わると割り込み処理が開始され、Z-80 C PUは自動的に0066円番地から再スタートします。

(入力端子)

RESET

(リセット) Reset リセット信号は、割り込み許可フリップ・フロップ、プログラム・カウンタ、割り込みベクトル・レジスタ、およびメモリ・リフレッシュ・レジスタをリセットし割り込みモードをモード 0 にして、Z-80 CP U を初期状態に戻します。

リセット期間には、アドレス・バスおよびデータ・バスは高インピーダンス状態となり、すべての制御信号も不活性状態となります。

(入力端子)

BUSRQ

バス・リクエスト信号は、NMIより優先度が高く、現在実行中のマシン・サイクルの終わりで受け付けられます。

この信号でZ-80 СРUのアドレス・バス、データ・バス、トライ・ステート制 御出力信号が高インピーダンス状態になりますので、他のデバイスはこれらのバス を利用できるようになります。

(入力端子)

<sup>\* 1</sup> no operation instruction

<sup>\* 2</sup> non maskable interrupt

<sup>\* 3</sup> maskable interrupt

<sup>\* 4</sup> interrupt enable flip-flop

BUSAK

バス・アクノリッジ) Bus Acknowledge バス・アクノリッジ信号は、Z-80 C P Uがバス・リクエストを受け付けて、 Z-80 C P U のアドレス・バス、データ・バスおよびトライ・ステート構造の制 御出力のすべてが高インピーダンス状態になっていることを示します。 この期間、外部デバイスはこれらのバスおよび制御線を利用できます。 (出力端子)

### 4. 主要タイミング波形

### o 命令OPコード。フェッチ。サイクル

命令サイクルの開始と同時に、プログラム・カウンタの内容がアドレス・バスへ出力され、これから半クロック遅  $*^2$  れて $\overline{MREQ}$ が "L" になります。 $\overline{MREQ}$ の立ち下がりエッジは、ダイナミック・メモリのチップ・イネイブル入力として直接使用することができます。 $\overline{RD}$ 信号によって、メモリのデータがデータ・バスへ出力され、Z-80~C P Uは $T_3$  の立ち上がりエッジでこのデータを読み込みます。フェッチ・サイクル(以下M1 サイクルと呼びます)の $T_3$  および $T_4$  は、ダイナミック・メモリのリフレッシュおよび命令の解読・実行が並行しておこなわれます。リフレッシュ制御信号 $\overline{RFSH}$ によって、すべてのダイナミック・メモリのリフレッシュがおこなわれます。このときアドレス・バスにはリフレッシュ・アドレスが出力されています。タイミングを図4に示します。




図4 命令OPコード・フェッチ・サイクル

### O メモリ・アクセス・タイミング

図 5 はM 1 サイクル以外のメモリ・アクセスのタイミングを示します。メモリ読み出しサイクルにおいて、 $\overline{MREQ}$  および $\overline{RD}$ がM 1 サイクルとまったく同様に使用されます。 $\overline{MREQ}$ は次でドレス・バス上の情報が確定したとき"L"になるため、この信号はダイナミック・メモリのチップ・イネーブル入力として直接使用することができます。メモリ書き込みサイクルにおける $\overline{WR}$ は、データ・バス上の情報が確定したとき"L"になるため、一般の RAMのリー\*4

<sup>\* 1</sup> instruction operation code fetch cycles

<sup>\* 2</sup> chip enable

<sup>\* 3</sup> memory access timing

<sup>\* 4</sup> read/write pulse




図5 メモリ・アクセス・タイミング

### \*1 ・O 入出力サイクル

図 6 に入出力サイクルのタイミングを示します。 このサイクルでは、Z-80 C P U が自動的に 1 つの待ち状態 ( $T_w$ ) を挿入し、入出力ポートがポート・アドレスをデコードする時間および必要ならば待ち状態の要求を出す時間を保証します。





図6 入出力サイクル

### ○ 割り込み要求/アクノリッジ・サイクル

割り込み信号は命令サイクル最後のクロックの立ち上がりエッジでサンプルされ、割り込みが受け付けられると、特別なM1サイクルが始まります。 C0M1 サイクルでは $\overline{M}$   $\overline{R}$   $\overline{E}$   $\overline{Q}$ 0 $\overline{Q}$ 



注:モード 0 で C A L L 命令を実行する場合、 T  $_5$  サイクルがなくなり、 M 1 サイクルは 6 クロック・サイクルで構成されます。

図7 割り込み要求/アクノリッジ・サイクル

### \*3 5. Z-80 CPUの命令セット

Z - 80 CPUの命令セットの概要を以下に示します。命令はアセンブラ言語のニーモニックで表現します。 説明に使用する用語

b : 8 ビットのレジスタまたはメモリのビット位置を示します。

сс : フラグ条件コード

NZ:ゼロでない。

Z :ゼロである。

NC:キャリがない。

1,011,000

C :キャリがある。

PO:パリティが奇数。またはオーバフローがない。

<sup>\* 1</sup> interupt request/acknowledge cycle

<sup>\* 4</sup> assembly language

<sup>\* 2</sup> daisy chain

<sup>\* 5</sup> mnemonic

<sup>\* 3</sup> instruction set

PE:パリティが偶数。またはオーバフローがある。

P :符号が正である。

M : 符号が負である。

d : 命令を実行したときの8ビットのデータ格納場所を示します。

d d :命令を実行したときの16ビットのデータ格納場所を示します。

e : 8ビットの符号付2進数で、相対アドレスまたはインデックス・アドレスを計算するとき使用されます。

L :ゼロ・ページの特別なアドレスです。

n : 8ビットの2進数。

nn : 16ビットの2進数。

r : 8ビットの汎用レジスタを示します。(A,B,C,D,E,H,またはL)

s : 命令実行に使用する 8 ビットのデータのソースを示します。

Sb :オペランドに示された8ビットのレジスタまたはメモリのビットを示します。

ss :命令実行に使用する16ビットのデータのソースを示します。

添字L:16ビットのレジスタの下位8ビットを示します。

添字日:16ビットのレジスタの上位8ビットを示します。

( ):( )の内容はメモリまたは入出力ポートのポインタとして使用されます。

7ビットのレジスタはRです。

8ビットのレジスタはA,B,C,D,E,H,L,およびIです。

16ビットのレジスタ・ペアはAF,BC,DE,およびHLです。

16ビットのレジスタはSP,PC,IX,およびIYです。

アドレス方式は次に示す方式の組み合わせであってもよい。

\*\*。 イミディエット \*\* 拡張イミディエット \*5

相対

直接

インデックス

レジスタ

\*6 インプライド

1ンフライト

レジスタ間接

ビット

\* 5 modified page zero

\* 6 implied

\* 7 register indirect

\* 1 operand

\* 2 register pair

\* 3 immediate

\* 4 immediate extended

	ニーモニック	動 作 内 容	備考		
8	LD r, s	r ← s	s = r, n, (HL), (IX+e), (IY+e)		
ビッ	LD d, r	d ← r + g J = 6 H M M M M + c + c + c + c + c + c + c + c	d≡r, (HL), (IX+e), (IY+e)		
۱	LD d, n	$ \begin{array}{c} \mathbb{Z}_{0}^{n}(x,x) \times \mathbb{Z} \times \mathbb{Z}_{0}^{n}(x) \\ = 0 \end{array} \xrightarrow{n} \begin{array}{c} \mathbb{Z}_{0}^{n}(x,x) \times \mathbb{Z}_{0}^{n}(x) \\ = 0 \end{array}$	d≡(HL), (IX+e), (IY+e)		
п 1	LD A, s	A ← s	$s \equiv (BC), (DE), (nn),$ I, R		
ド	LD d, A	d ← A	d≡(BC), (DE), (nn), I, R		
16	LD dd, nn	dd ← nn wwwvowvowvow.se	d d≡BC, DE, HL,		
ピ	LD dd, (nn)	dd ← (nn)	SP, IX, IY		
ット	LD (nn), ss	(nn)←ss	$s s \equiv BC$ , DE, HL, SP, IX, IY		
	LD SP, ss	SP ← ss	ss≡HL, IX, IY		
1 F	PUSH ss	$(SP-1) \leftarrow s s_H, (SP-2) \leftarrow s s_L$	s s = BC, DE, HL, AF, IX, IY		
18	POP dd	$dd_{L} \leftarrow (SP)$ , $dd_{H} \leftarrow (SP+1)$	d d≡BC, DE, HL, AF, IX, IY		
交	EX DE, HL	DE←→HL ************************************	リリビットのレジスをは8甲		
~	EX AF, AF'	AF ←→ AF′			
換	EXX	$\begin{pmatrix} BC \\ DE \\ HL \end{pmatrix} \longleftrightarrow \begin{pmatrix} BC' \\ DE' \\ HL' \end{pmatrix}$	イマニュマット		
12	EX (SP), ss	$(SP) \longleftrightarrow ss_L$ , $(SP+1) \longleftrightarrow ss_H$	s s≡HL, IX, IY		
メモ	LDI	(DE)←(HL), DE←DE+1 HL←HL+1, BC←BC-1	B 15		
リ・ブ	LDIR	LDIをBC=υまで繰り返す。			
ロック転	LDD	(DE)←(HL), DE←DE-1 HL←HL-1, BC←BC-1			
転送	LDDR	LDDをBC=0まで繰り返す。			
メモ	CPI	A - (HL), H L←HL+1 B C←B C - 1	4 6 32		
リ・ブロ	CPIR	C P I を B C = 0 または A = (H L) まで繰り返す。	A - ( H L ) はフラグを変え		
メモリ・ブロック・サーチ	C P D	A — (HL), H L←H L — 1 B C←B C — 1	るだけで、Aの内容は不変である。		
ĺ-F	CPDR	C P D を B C = 0 または A = (H L)まで繰り返す。			
	ADD A, s	A ← A+s	CYはキャリ・フラグである。		
	ADC A, s	A ← A+s+CY			

/	ニーモニック	動 作 内 容	備考		
	SUB s	A ← A - s	BRC		
8	SBC A, s	A ← A - s - C Y			
F.	AND s	A ← A∧s	s≡r, n, (HL), (IX+e), (IY+e)		
ッ	OR s	A ← A∨s	(1111)		
٢	XOR s	$A \leftarrow A \oplus s$			
演	CP s	A - s	Aの内容は不変。		
算	INC d	$d \leftarrow d+1$	d≡r, (HL),		
	DEC d	$d \leftarrow d - 1$	( I X+e), (I Y+e)		
, l	ADD HL, ss	H L ← H L + s s			
16	ADC HL, ss	H L ← H L + s s + C Y	$ss \equiv BC, DE, HL, SP$		
Ľ"	SBC HL, ss	H L ← H L - ss - C Y			
ツ	ADD IX, ss	I X ← I X + s s	$ss \equiv BC, DE, IX, SP$		
<b>-</b>	ADD IY, ss	I Y ← I Y + s s	$ss \equiv BC, DE, IY, SP$		
寅	INC dd	d d ← d d+1	dd≡BC, DE, HL,		
算	DEC dd	d d ← d d - 1	SP, IX, IY		
アキ	DAA	加減算後のAの内容の10進補正を行う。	加減算はBCDの形でしておか ねばならない。		
アキュムレータ・フラグ操	CPL	$S = 1 \times 1$			
タ・フ	NEG	$A \leftarrow 0.0 \text{ H} - A$			
フグー架	CCF	$CY \leftarrow \overline{CY}$			
乍	SCF	C Y ← 1			
	NOP	なにもしない。	1.81		
C	HALT	C P Uは停止する。			
Р	DI	割り込みディスエーブル。			
J	ΕΙ	割り込みイネーブル。			
制	I M 0	割り込みモード0にする。	8080Aと同じ		
即	IM 1	割り込みモード1にする。	003816からリスタートする。		
	I M 2	割り込みモード2にする。一旦(1月)	I レジスタを使用して間接ジャンプを行う。		
	RLC s	C Y	$s \equiv_r$ , (HL), (IX+e), (IY+e)		
	RL s	CY ← 7← 0 ←	(1A+e), (11+e)		

1	ニーモニック	動作內容	備考
0	R R C s	$ \begin{array}{c} 7 \longrightarrow 0 \\ \hline  s \end{array} $	
1	RR s	7>0 CY	
テ	(171) (1+X1)	S	
シ	S L A s	C Y ← 0 ← 0	
3	A COURTE OF SEC.		
ンお	SRA s	$ \begin{array}{c c} \hline 7 \longrightarrow 0 \\ \hline                                  $	
よび	SRL s	$0 \longrightarrow \boxed{7 \longrightarrow 0} \longrightarrow \boxed{CY}$	s≡r, (HL), (IX+e), (IY+e)
シ	sm .amam		
フト	R L D	7 4 3 0 7 4 3 0 (HL) A 1	
9	8, 36 THO 1988 S.		
	RRD	7 4 3 0 7 4 3 0 (HL) A 1	
ピッ	BIT b, s	$Z \longleftarrow \overline{S}_b$	Zはゼロ・フラグである。
1	SET b, s	S b ← 1	s≡r, (HL),
操作	RES b, s	S b ← 0	(IX+e), (IY+e)
11	RST L	$(SP-1)\leftarrow PC_H$ , $(SP-2)\leftarrow PC_L$ $PC_H \leftarrow 0$ , $PC_L \leftarrow L$	0.8 %
	IN A, (n)	A← ( n )	Tool
	IN r, (C)	r← (C)	
7	INI	(HL) ← (C), HL←HL+1, B←B-1	
入	INIR	INIをB=0 まで繰り返す。	
	I N D	(HL)← (C), HL← HL -1, B← B -1	
4	INDR	INDをB=0まで繰り返す。	
11	OUT (n), A	( n )←A	
	OUT (C), r	(C)←r	
力	OUTI	(C)← (HL), HL← HL+1, B←B-1	
	OTIR	OUTIをB=0まで繰り返す。	
	OUTD	(C)← (HL), HL← HL-1, B← B-1	
	OTDR	OUTDをB= 0まで繰り返す。	

/	ニーモニック	動 作 内 容	備考
	JP nn	PC ← nn	(NG DO
ジ	JP cc, nn orth	条件 c c が成立するとき P C ← n n, 成立しないとき続行。	$\begin{array}{c} \mathbf{c} \ \mathbf{c} \end{array} \left\{ \begin{array}{ccc} \mathbf{N} \ \mathbf{Z} & \mathbf{P} \ \mathbf{G} \\ \mathbf{Z} & \mathbf{P} \ \mathbf{E} \\ \mathbf{N} \ \mathbf{C} & \mathbf{P} \\ \mathbf{C} & \mathbf{M} \end{array} \right.$
ヤ	JR e	PC ← PC+e	WWILD TO S
ン	JR kk, e	条件 k k が成立するとき P C ← P C + e , 成立 しないとき続行。	kk { NZ NC Z C
プ	JP (ss)	PC ← ss	s s $\equiv$ HL, IX, IY
	DJNZ e	B ← B - 1, B=0のとき続行, B≠0のときPC ← PC+e	8 12 1 6 16
1	CALL nn	$(SP-1) \leftarrow PC_H$ , $(SP-2) \leftarrow PC_L$ $PC \leftarrow n n$	
ルル	CALL cc, nn	条件ccが成立するときCALL nnと 同じ、 成立しないとき続行。	$\mathbf{c} \cdot \mathbf{c} \left\{ \begin{matrix} \mathbf{N} \cdot \mathbf{Z} & \mathbf{P} \cdot \mathbf{O} \\ \mathbf{Z} & \mathbf{P} \cdot \mathbf{E} \\ \mathbf{N} \cdot \mathbf{C} & \mathbf{P} \\ \mathbf{C} & \mathbf{M} \end{matrix} \right.$
1)	RET	$PC_L \leftarrow (SP), PC_H \leftarrow (SP+1)$	West Charles
タ	RET cc	条件 c c が成立するとき R E T と同じ、成立しないとき続行。	$\begin{array}{c}                                     $
1	RETI	マスカブル割り込みからの復帰で、RETと同じ。	C C M
ン	RETN	ノン・マスカブル割り込みからの復帰。	Wala

### 6. 絶対最大定格

項			目	記号	定 格 値	単 位
入	力	電	圧	VIN	-0.3 ∼+7	V
出	力	電	圧	Vour	$-0.3 \sim +7$	V
動	作	温	度	Topr	0~+70	C
保	存	温	度	Tstg	$-65\sim+150$	C

### 7. 電気的特性

### 7.1 D C 特性

 $(T_a = 0 ^{\circ}C + 7 0 ^{\circ}C, V_{CC} = +5 V \pm 5 \%)$ 

記号	項目	最小值	最大値	単位	測 定 条 件
VILC	クロック" L"入力電圧	-0.3	0.4 5	V	
VIHC	クロック"H"入力電圧	V c c - 0.6	V c c+0.3	V	
VIL	" L"入力電圧	- 0.3	0.8	V	
VIH	" 田"入力電圧	2.0	Vcc	V	o Calle Januari - 1
V O L	" L"出力電圧	DEHRE	0.4	V	$I_{0L} = 1.8 \text{ m A}$
V <sub>OH</sub>	" 且"出力電圧	2.4	rt all-s	V	$I_{OH} = -250 \mu A$
Icc	消費電流	( ".1	150	m A	( SMc)
ILI	入力リーク電流	( "H	1 0	μΑ	$V_{IN} = 0 \sim V_{CC}$
ILOH	トライステート出力リーク電流	STORGE	A d 1 0 7 77	μΑ	$V_{OUT} = 2.4 V \sim V_{CC}$
ILOL	トライステート出力リーク電流	(	-10	μΑ	$V_{OUT} = 0.4 V$
ILD	入力時のデータ・バスのリーク電流	4	±10	μΑ	$0 \leq V_{IN} \leq V_{CC}$

### 7.2 端子容量

### $(Ta = +25 ^{\circ}C, f = 1 M H z)$

記号	項	目	最大值	単位	測定条件	00 41
Сф	クロック入力容量	n, Kalba	5 0	p F	被測定端子以外の全	
CIN	入力容量		8	p F	ての端子は接地	
Cour	出力容量		1 2	p F	しの期 1 (4)女地	n 11 6

### 7.3 A C 特性

( T a = 0 °C $\sim$ +7 0 °C,  $V_{CC} =$ +5  $V \pm 5$ %)

信号	記号	パラメータ	最小値	最大値	単位	測定条件
	t c	クロック周期	0.4	200	μs	LIXOL
	t w (фН)	クロック・パルス幅("H")	180		ns	-11 10 10
Ф	t w(фL)	クロック・パルス幅("L")	180	2000	n s	ET A S
	tr.tf	クロックの立ち上がり・立ち下がり時間	130	3 0	ns	
	t <sub>D</sub> (AD)	クロックの立ち上がりから出力までの遅延		145	ns	Tan :
	t <sub>F</sub> (AD)	出力がフロート状態になるまでの遅延		110	ns	
	tacm	MREQに先立つ出力確定時間(メモリ・サイクル)	(1)		ns	TRA
A <sub>0</sub> -A <sub>15</sub>	taci	IORQ, RDまたはWRに先立つ出力確定時間(入出力サイクル)	(2)		ns	C <sub>L</sub> =5 0 pl
	t <sub>ca</sub>	RD, WR, IORQまたはMREQからの出力保持時間	(3)		ns	Tan
	tcaf	RDまたはWRからの出力保持時間 (フロート状態への遷移時)	(4)	di m	ns	Sec. 200
	t <sub>D</sub> (D)	クロックの立ち下がりから出力までの遅延		230	n s	1 th the
	t <sub>F</sub> (D)	出力がフロート状態になるまでの遅延 (書き込みサイクル)	20 (5)	9 0	n s	СL=5 0 р
	t <sub>s</sub> Ф(D)	クロックの立ち上がりに対するセットアップ時間 (M1サイクル)	5 0		ns	
D <sub>0</sub> -D <sub>7</sub>	t <sub>sФ</sub> (D)	クロックの立ち下がりに対するセットアップ時間 (M2~M5サイクル)	6 0		ns	
	tdcm	WRに先立つ出力確定時間(メモリ・サイクル)	(5)		n s	
	t d c i	WRに先立つ出力確定時間 (入出力サイクル)	(6)	数す	n s	景章 7
	tcdf	WRからの出力保存時間	(7)		n s	G FA
	tн	ホールド時間	0		n s	30
	t <sub>DL</sub> Φ(MR)	クロックの立ち下がりからMREQ="L"になるまで の遅延	A * 11.7%	1 0 0	n s	7
	t <sub>DH</sub> Ф(MR)	クロックの立ち上がりからMREQ="H"になるまでの遅延(M1サイクル)	Hant /	100	ns	V
MREQ	$t_{DH}\overline{\Phi}(MR)$	クロックの立ち下がりからMREQ="H"になるまで の遅延(M2~M5 サイクル)	TWITE	1 0 0	n s	С_Е5 0 р
	tw(MRL)	MREQのパルス幅("L")	(8)	men	ns	
	tw(MR H)	MREQのパルス幅("H")	(9)	3.29 9	n s	
IORQ	t <sub>DL</sub> Ф(IR)	クロックの立ち上がりから IORQ="L"になるまで の遅延 (入出力サイクル)	HATE	9 0	ns	1

信号	記号	19 3 x - 9	最小値	最大値	単位	測定条件			
	t D LΦ(IR)	クロックの立ち下がりから IORQ="L"になるまで の遅延(INTAサイクル)	OSS VI	110	ns	ir iku Bashi o			
IORQ	t <sub>внФ</sub> (IR)	クロックの立ち上がりから IORQ="H"になるまで の遅延(INTAサイクル)	12+-	100	n s	C <sub>L</sub> =50 <sub>P</sub> F			
0.6 ( 11)	t DHT(IR)	クロックの立ち下がりから $\overline{IORQ}$ = "日"になるまでの遅延(入出力サイクル)	445	1 1 0	n s	175 WA			
	t <sub>DL</sub> Φ(RD)	クロックの立ち上がりから RD= "L"になるまでの遅延(入出力サイクル)	5 6 8 <u>20</u> 5	100	ns	o RES			
$\overline{ ext{RD}}$	t D LΦ(RD)	クロックの立ち下がりから R D= " L "になるまでの遅延(メモリ・サイクル)		1 3 0	ns				
ILD	t DHP(RD)	クロックの立ち上がりから R D= " H "になるまでの遅延(M1サイクル)		100	n s	С <sub>L</sub> =5 0 р F			
	t D HΦ(RD)	クロックの立ち下がりから R D= " H "になるまでの遅延(M2~M5サイクル)		1 1 0	ns				
	t DLO(WR)	クロックの立ち上がりから $\overline{WR}$ ="L"になるまでの遅延(入出力サイクル)		8 0	n s	# (C. L)			
	t D L ⊕(WR)	クロックの立ち下がりからWR="L"になるまでの遅延(メモリ・サイクル)		9 0	n s	С <sub>L</sub> =5 0 р F			
WR	t <sub>DH</sub> ⊕(WR)	クロックの立ち下がりからWR="H"になるまでの遅延	308	100	n s				
	$t_{W} (\overline{WR}_{L})$	WRのパルス幅 ("L")	(10)		n s				
<u>M 1</u>	t <sub>DL</sub> (M1)	クロックの立ち上がりから $\overline{M1}$ =" $L$ "になるまでの遅延		1 3 0	n s				
MI	t <sub>DH</sub> (MI)	クロックの立ち上がりからM1="H"になるまでの遅 延	4	1 3 0	ns	C <sub>L</sub> =5 0 p l			
	t <sub>DL</sub> (RF)	クロックの立ち上がりからRFSH="L"になるまで の遅延		180	n s				
RFSH	t <sub>DH</sub> (RF)	クロックの立ち上がりからRFSH="H"になるまで の遅延		150	n s	С <sub>L</sub> =5 0 р F			
WAIT	ts (WT)	クロックの立ち下がりに対するセットアップ時間	7 0		n s				
HALT	t <sub>D</sub> HT	クロックの立ち下がりからの遅延		3 0 0	ns	C <sub>L</sub> =50 pF			
INT	ts (IT)	クロックの立ち上がりに対するセットアップ時間	8 0		n s				
NMI	tw (NM <sub>L</sub> )	N M I のパルス幅(" L")	8 0		ns				
BUSRQ	ts (BQ)	クロックの立ち上がりに対するセットアップ時間	8 0		n s				
DITCAE	t <sub>DL</sub> (BA)	クロックの立ち上がりから BUSAK="L"になるまでの遅延		120	ns	2 -0 7			
BUSAK	t <sub>DH</sub> (BA)	クロックの立ち下がりから BUSAK="H"になるま での遅延		110	ns	C <sub>L</sub> =50 pF			
RESET	ts (RS)	クロックの立ち上がりに対するセットアップ時間	9 0		n s				
	t <sub>F</sub> (C)	フ <u>ロート状態になるま</u> での遅延 (MREQ、IORQ、RDおよびWR)		1 0 0	n s				
	t <sub>mr</sub>	IORQに先立つM1出力("L")の確定時間(INTAサイクル)	(11)		n s				

注 [1] 
$$t_{acm} = t_w(\Phi_H) + t_f - 75$$

(2)  $t_{aci} = t_c - 80$ 

[3]  $t_{ca} = t_w(\Phi_L) + t_r - 40$ 

[4]  $t_{caf} = t_{W}(\Phi_{L}) + t_{r} - 60$ 

[5]  $t_{dcm} = t_{c} - 210$ 

[6]  $t_{dci} = t_{W}(\Phi_{L}) + t_{r} - 210$ 

[7] 
$$t_{cdf} = t_w(\Phi_L) + t_r - 80$$

[8]  $t_{W}(\overline{MR}_{L}) = t_{C} - 40$ 


[9]  $t_W (\overline{MR}_H) = t_W (\Phi_H) + t_f - 30$ 

[10]  $t_W(\overline{WR}_L) = t_C - 40$ 

[11]  $t_{mr} = 2 t_{C} + t_{W} (\Phi_{H}) + t_{f} - 80$ 


- データをRDに同期してバスに送り出すことが望ましい。割り込みアクノリッジ・サイクルではM1をよび TORQ の両方に同期して送り出すことが望ましい。
- 制御信号はすべて内部で同期がとれているため、クロックについて非同期的に使用してもよい。
- Ta=+70℃, Vcc=+5 V±5%における負荷容量と出力の遅延との関係は次の通りです。
   負荷容量の50 pF増加につき遅延は10ns増加します。負荷容量の最大値は、データ・バスが200 pFで、他は100 pFです。
- RESETの入力幅は最低3クロック・サイクル必要です。


### 出力端子測定回路



### 7.4 ACタイミング図

測定条件は次の通りです。





(おことわり) 製品の改良のため予告なしに内容の一部を変更することがあります。 規格契約が必要な場合は製品仕様書をご用命の上、ご契約ください。

## Z-80-PIO 2

### Z-80-PIO

\*1 シャープZ-80マイクロコンピュータは、マイクロコンピュータ・コンポーネントとその開発システム,サポート・ソ フトウェアを完備し、容易にシステム設計ができるよう配慮されています。 Z-80マイクロコンピュータ・コンポーネン トを採用することにより、別の外部論理回路を付加しなくても高性能のマイクロコンピュータ・システムが得られ、最小限 の低コスト標準メモリを用いるだけでその目的が達成されます。

LH-0081 Z-80 PIO(以下Z-80 PIOと略します)は、Z-80 システムにおける、テープせん孔 機、プリンタ、キーボードなどの周辺機器と Z-80 CPUとの間の並列入出力インターフェース・コントローラであり、 プログラム可能な2ポートを持っています。

- ハンドシェーク・データ転送制御機能を持つ2つの独立した8ビット双方向性インターフェース・ポー
- Nチャネル・シリコンゲート E/D MOSプロセス
- 4動作モードの選択可能 バイト出力モード 10

バイト双方向性バス・モード

- 周辺機器の状態によるプログラム可能な割り込み
- 自動的に割り込みベクタリングを行うデージー・
- ポートB出力は、ダーリントン・トランジスタ駆動可能
- 全入出力はTTLコンパチブル
- +5 Vの単一電源、および単相クロック
- O パッケージは40ピンDIP

- \*1 microcomputer
- \*2 microcomputer component
- support software
- memory
- Parallel Input Output interface controller \*15 interrupt vectoring
- \*7 handshake data transfer control
- \*8 bidirectional interface port
- \*9 N-channel silicon gate Enhancement/
- Depletion type Metal Oxide Semiconductor \*20 single phase clock
- \*10 byte output mode

- \*11 byte input mode
- \*12 byte bidirectional bus mode
- \*13 bit mode
- \*14 programmable interrupt
- \*16 daisy chain
- \*17 priority interrupt
- \*18 darlington transistor
- \*19 Transistor-Transistor Logic compatible
- \*21 Dual In line Package

### 2. 内部構成

Z-80 PIOのブロック構成図を図1に示します。Z-80 PIOは、C PUバス入出力回路、内部制御回路、ポートAの入出力回路、ポートBの入出力回路および割り込み制御回路から構成されています。

Z-80 PIOの典型的な使用法は、ポートAをデータ転送のチャネルとして使用し、ポートBをステータスおよび制\*2 御のモニタとして使用する方法です。




図1 Z-80 PIOのブロック構成図

<sup>\*1</sup> CPU bus input/output logic

<sup>\*2</sup> status and control monitor

<sup>\*3</sup> data bus

<sup>\*4</sup> internal bus

<sup>\*5</sup> interrupt control logic

<sup>\*6</sup> interrupt control line

<sup>\*7</sup> data or control signal

ポートAおよびポートBの入出力部は、図2に示すようにハンドシェーク制御回路と6つのレジスタから構成されています。

6 つのレジスタとは、8 ビットの入力レジスタ、8 ビットの出力レジスタ、2 ビットのモード制御レジスタ、8 ビットの\*\*3 マスク・レジスタ、8 ビットの入出力選択レジスタ、および2 ビットのマスク制御レジスタです。最後の3 つのレジスタは、ポートがビット・モードのときにだけ使用されます。




図 2 各ポートの入出力ブロック構成図

次に6つのレジスタについて簡単に説明します。

モード制御レジスタ、2 ビットのレジスタであり、C P Uにより書き込まれて、バイト出力モード、バイト入力モード、バイトス方向性バス・モード、およびビット・モードの4 動作モードの選択をおこないます。

データ出力レジスタ;8ビットのレジスタであり、CPUから周辺機器へ転送するデータを保持します。

データ入力レジスタ、8ビットのレジスタであり、周辺機器からCPUへ転送されるデータを受け取ります。

マスク制御レジスタ; 2 ビットのレジスタであり、モニタすべき周辺機器とのインターフェース端子の有効状態(1あるいは 0)を定義し、マスクされていない全端子が有効状態(AND条件)のときか、それとも、少なく

とも1つが有効状態(OR条件)のときのどちらの状態のときに割り込みを発生するかを示します。

マスク・レジスタ、8 ビットのレジスタであり、マスク制御レジスタで示された条件にしたがって、周辺機器とのインタ ーフェース用のどの端子をモニタすべきかを示します。

入出力選択レジスタ; 8 ビットのレジスタであり、ビット・モードにおいて、それぞれの端子を入力とするか出力とするかを指定します。

\*1 register

\*7 input/output bus

\*2 mode control register

\*8 interrupt request

\*3 mask register

\*9 handshake control logic

\*4 input/output select register

\*10 ready

\*5 mask control register

\*11 strobe

\*6 output enable

### 3. 端子信号

 $D_0 - D_7$ CPUデータバス。 (トライ・ステートの入出力端子)

B/A SEL ポートBとポートAの選択入力。B/A SELが"H"のときはポートB、"L"のときはポート Aを指定します。

(入力端子)

データ・バス上の信号が、制御信号かデータであるかの指示入力。C/D SELが"H"のときは C/D SEL 制御信号、" L"のときはデータを意味します。

(入力端子)

CE チップ・イネーブル信号。

(入力端子)

システム・クロック。

(入力端子)

M 1 CPUのマシン・サイクル1信号。

(入力端子)

IORQ CPUの入出力要求信号。

(入力端子)

 $\overline{RD}$ CPUの読み込みサイクル信号。

(入力端子)

割り込みイネーブル入力。IEIが"H"のとき、割り込み要求を出すとCPUに受け付けられます。 IEI

(入力端子)

IEO 割り込みイネーブル出力。IEIとIEOは、優先割り込み機構に必要なデージー・チェーンを構成

します。

(出力端子)

INT CPUに対する割り込み要求信号。

(オープン・ドレイン,出力端子)

ポートAのバスライン。  $A_0 - A_7$ 

(トライ・ステートの入出力端子)

A STB 周辺機器が与えるポートAのストローブ・パルス。

(入力端子)

A RDY ポートAのデータ入出力レジスタがレディ状態であることを示します。

(出力端子)

 $B_0 - B_7$ ポートBのバスライン。

(トライ・ステートの入出力端子)

\*1 tri-state

\*6 interrupt enable input

\*2 chip enable

\*7 interrupt enable output

\*3 system clock

\*8 open drain

\*4 machine cycle one signal

\*9 strobe pulse

\*5 read cycle

-4-

 B STB
 周辺機器が与えるポートBのストローブ・パルス。

 (入力端子)

 B RDY
 ポートBのデータ入出力レジスタがレディ状態であることを示します。

 (出力端子)

Z-80 PIOの端子信号を下に示します。





図3 Z-80 PIO端子信号

### 4. 主要タイミング波形

○ バイト出力モード 国際マネトを オーダは人イトを 4 図

CPUが出力命令を実行することにより、出力サイクルが始まります。

 $\overline{WR}^*$  信号により、データ・バス上のデータが選択されたポートの出力レジスタにラッチされます。 $\overline{WR}^*$  信号の立ち上がり後、最初の中の立ち下がりでレディ・フラグがセットされ、RDY信号が出力されて、データの利用できることを示します。周辺デバイスがデータを受け取ったことを示す  $\overline{STB}$  信号の立ち上がり後、最初の中の立ち下がりでレディ・フラグがリセットされて、RDY信号が "L"となります。割り込みイネーブル・フリップ・フロップがセットされており、かつこのデバイスが最優先順位にある場合、 $\overline{STB}$  信号の立ち上がりエッジで  $\overline{INT}$  信号を発生して、CPUに対して割り込みを要求します。



### ○ バイト入力モード

 $\overline{STB}$ 信号が"L"になると、選択されたポートの入力レジスタにデータがセットされます。割り込みイネーブル・フリップ・フロップがセットされており、かつこのデバイスが最優先順位にある場合、 $\overline{STB}$ 信号の立ち上がりエッジで $\overline{INT}$ 信号を出します。 $\overline{STB}$ 信号の立ち上がり後、最初の中の立ち下がりでレディ・フラグがリセットされ、RDY信号が"L"となります。入力レジスタにはデータが入っており、CPUが読み込みを完了するまでこれ以上のデータを入力できないことを示します。CPUが読み込みを完了したとき、 $\overline{RD}$ \*信号の立ち上がり後、最初の中の立ち下がりでレディ・フラグがセットされます。このとき、 $\overline{ZD}$ \*信号の立ち上がり後、最初の中の立ち下がりでレディ・フラグがセットされます。このとき、 $\overline{ZD}$ \*




図5 バイト入力モード タイミング図

<sup>\*1</sup> latch

<sup>\* 4</sup> interrupt enable flip-flop

<sup>\*2</sup> ready flag

<sup>\*5</sup> edge

<sup>\*3</sup> reset

#### ○ バイト双方向性モード

これは前記の出力モードと入力モードの組み合わせであり、 4 本のハンドシェーク線全部と 8 本のポートAバスを使用します。ポートBはビット・モードにしなければなりません。ポートAのハンドシェーク線は出力制御に使用され、ポートBのハンドシェーク線は入力制御に使用されます。  $\overline{A}$  STBが  $^{\circ}$  L  $^{\circ}$  であるときのみ、データがポートAバスに出力されます。  $\overline{C}$  このストローブの立ち上がりエッジにより、データを周辺機器にラッチすることができます。




図6 バイト双方向性モード タイミング図

#### ○ ビット・モード

ビッド・モードではハンドシェーク信号を使用せず、通常のポートの読み出しおよび書き込みがいつでも実行できます。書き込みのときには、出力モードと同じタイミングでデータが出力レジスタにラッチされます。

読み出しのときに、GPUが受け取るデータは、出力に割り当てられたビットに対応する出力レジスタのビット・データおよび入力に割り当てられたビットに対応する入力レジスタのビット・データとで構成されます。入力レジスタは




図7 ビット・モード タイミング図

RDの立ち下がり直前のデータを保持しています。割り込みイネーブル状態で、かつポート・データが8ビットのマスク・レジスタと2ビットのマスク制御レジスタで定義される論理条件を満足するとき、割り込みが発生します。

### ○ 割り込みアクノリッジ・サイクル

MIが"L"である間、割り込みイネーブル信号がデージー・チェーン中で確定することを保証するため、周辺コン\*2 トローラは割り込みイネーブルの状態を変更することが禁止されます。割り込みアクノリッジ・サイクルでIEI"田"かつIEO="L"である周辺デバイスが、前もってプログラムされている8ビットの割り込みベクトルをデータ・バ\*3
ス上へ送り出します。IEI="田"のときにRETI命令が実行されるまで、IEOは"L"のままです。 Z-80
PIOは2バイトのRETI命令を解読する回路を内部にもっています。




図8 割り込みアクノリッジ・サイクル

<sup>\*1</sup> interrupt acknowledge

<sup>\*3</sup> return from interrupt instruction

<sup>\*2</sup> peripheral controller

## ○ 割り込みからの復帰サイクル

周辺デバイスが割り込み要求をしていない場合、または、割り込み処理がおこなわれていない場合、そのデバイスの IEOとIEIは等しい。

CPUが割り込み処理をおこなっている場合(すなわち、すでに割り込み要求を出し、かつ割り込みアクノリッジを受け取っている場合)、そのデバイスのIEOは常に"L"であり、優先順位の低いデバイスからの割り込みを禁止します。もし、割り込み要求を出しても割り込みアクノリッジを受けていないデバイスがある場合、IEOは"L"にな \*1 \*2 \*2 っていますが、2 バイトOPコードの最初のバイトとして"ED"(16進)がデコードされると、IEOは"H"になり、次のOPコードがデコードされると、IEIは再び"L"に戻ります。(CPU内の割り込みイネーブル・フリップ・フロップが"L"になっているとき、この状態が発生します。)もし、2 バイト目のOPコードが"4 D"であれば、命令はRETIです。

したがって、O P コード " E D" がデコードされた後、現在割り込み処理を受けている周辺デバイスだけが、 I E I I E I




図9 割り込みからの復帰サイクル


ペイト収益的です。モード テータかびどりも関急をイイスとの間で相互に接受されます。 ロッ・・・・ ここことのモードを発発したとき、各ポートのそれぞれのどってがA.Ge-Higgs このが開催フードを放びA.H.内部民ビッスとへ報き込むことが必要です。

<sup>\*1</sup> operation code

#### 5. 動作条件のプログラム

#### ○ 割り込みベクトルの書き込み

割り込みをかけているデバイスは、CPUC8 ビットの割り込みベクトルを与えることが必要であり、<math>CPUはC0\*2 ベクトルを使用して割り込みサービス・ルーチンの番地を作ります。割り込みアクノリッジ・サイクルにおいて、サービスを要求しているデバイスのうち最も優先順位の高いものがデータ・バス上へベクトルを送り出します。必要な割り込みベクトルは、C/D SEL="H"として、<math>CPUから各ポートの割り込みベクトル・レジスタへ次の形式で書き込まれます。



この情報が割り込みベクトルであることを示します。

# ○ 動作モードの選択

動作モードの選択は、2 ビットのモード制御レジスタへデータを次の形式で書き込むことによりおこなわれます。動作選択のための2 ビットとして、ビット 7 およびビット 6 が使用され、ビット 5 および 4 は使用されません。ビット 8 からビット 0 はすべて 1 として、この制御 9 一ドがモード選択制御 9 一ドであることを示します。



	モ		-	F			M 1	M 0
バイ	۱ ۱	出	力	モ	_	F	0	0
バイ	1	入	力	モ	_	ĸ	0	1
バイト	双方	可向包	生バ	ス・	モー	· k	1	0
L" "				モ	_	K	1	1

バイト出力モードデータがCPUから周辺デバイスへ転送されます。

バイト入力モード データが周辺デバイスからCPUへ転送されます。

バイト双方向性バス・モード データがCPUと周辺デバイスとの間で相互に授受されます。

ビット・モード このモードを選択したとき、各ポートのそれぞれのビットが入力か出力かを指示する


ための制御ワードを次に入出力選択レジスタへ書き込むことが必要です。

\*1 load interrupt vector

\*3 selecting an operating mode

\*2 interrupt service routine

\*4 control word



#### ○ 割り込みの制御

割り込み制御用の制御ワードの形式を次に示します。

ビット7=1 割り込みイネーブル・フリップ・フロップがセットされ、割り込みを発生できます。

ビット7=0 割り込みイネーブル・フリップ・フロップがリセットされて、割り込みを発生できません。

ビット $6\sim4$  ビット・モードにおける割り込み条件を定めます。他のモードでは無視されます。

ビット3~0 この情報が割り込み制御ワードであることを示します。



ビット・モード時に有効

情報が割り込み制御ワードであることを示します。

ビット4=1のとき、次の制御ワードはマスク・レジスタに書き込むものでなければなりません。

D<sub>7</sub> D<sub>6</sub> D<sub>5</sub> D<sub>4</sub> D<sub>3</sub> D<sub>2</sub> D<sub>1</sub> D<sub>0</sub>

MB<sub>7</sub> MB<sub>6</sub> MB<sub>5</sub> MB<sub>4</sub> MB<sub>3</sub> MB<sub>2</sub> MB<sub>1</sub> MB<sub>0</sub>

MB=0であるポート・データ線のみがモニタされ、割り込み条件が満たされれば割り込みを発生します。 ポートの割り込みイネーブル・フリップ・フロップは、割り込み制御ワードの代わりに、次の形式の情報でもセット あるいはリセットができます。

 D7
 D6
 D5
 D4
 D3
 D2
 D1
 D0

 割り込み イネーブル
 X
 X
 X
 0
 0
 1
 1

Z-80 PIOの入力端子として、リセット端子がなく、Z-80 PIOをリセットするには、 $\overline{IORQ} \cdot \overline{RD}$  = "日"として $\overline{M1}$  = "L"を2クロック以上入力する必要があり、内部でリセット・フリップ・フロップがセットされ、Z-80 PIOのリセットがおこなわれます。このリセット・フリップ・フロップは、制御ワードの書き込みをおこなうと解除されます。

# 6. 絶対最大定格 (4) (4) (5)

項			目	記号	定 格 値	単位
入	力	電	圧	VIN	$-0.3 \sim +7$	v
出	力	電	圧	Vour	<b>-0.3∼+7</b>	V
動	作	温	度	T opr	0~+70	C
保	存	温	度	Tstg	$-65 \sim +150$	C

# 7. 電気的特性

#### 7.1 D C 特性

(  $T_{\,\text{A}}=$  0 °C  $\sim+$  7 0 °C , V  $_{\,\text{C}\,\text{C}}=+$  5 V  $\pm$  5 % )

記号	項目	最小值	最大値	単位	測定条件
V <sub>ILC</sub>	クロック" L "入力電圧		0.4 5	V	r d
VIHC	クロック"H"入力電圧	V c c -0.6	V <sub>C C</sub> +0.3	V	LOW SECTION
V <sub>IL</sub>	" L"入力電圧	-0.3	0.8	v	(t)
VIH	" 且"入力電圧	2.0	V <sub>c c</sub>	v	
V <sub>oL</sub>	" L"出力電圧	4×61.4	0.4	v	$I_{0L} = 2  \text{mA}$
V <sub>o H</sub>	" 且"出力電圧	2.4	a Cl	q V	$I_{0H} = -250 \mu A$
Icc	消費電流	aw yaw	7 0	mA	e a W
ILI	入力リーク電流	iem jiri	10	μA	$V_{IN} = 0 \sim V_{CC}$
ILOH	トライステート出力リーク電流	M , art es	1 0	μA	$V_{OUT} = 2.4 \text{ V} \sim V_{C}$
ILOL	トライステート出力リーク電流	n	-1 0	$\mu$ A	$V_{O\ U\ T}=0.4\ V$
ILD	入力時のデータ・バスのリーク電流		±10	μA	$0 \le V_{IN} \le V_{CC}$
IOHD	ダーリントン駆動電流	-1.5	89U J	mA	V <sub>0H</sub> = 1.5 V ポートBのみ

# 7.2 端子容量

(  $Ta = +25 \, \text{C}$ ,  $f = 1 \, \text{MHz}$  )

記号	項			目	最大値	単	位.	測	定	条	件
Сф	クロ	ックフ	人力	容量	1 2	F	F			1	
CIN	入	力	容	量	7	F	F	被測定	端子以外	の全ての	端子は接地
Cour	出	力	容	量	1 0	H	F				

						THE PERSON NAMED IN COLUMN TWO IS NOT THE PERSON NAMED IN COLUMN TWO IS NAM
信号	記号	パ ラ メ ー タ	最小值	最大値	単位	測定条件
	t c	クロック周期	4 0 0	[1]	ns	
Φ	t w(ФН)	クロック・パルス幅("H")	1 7 0	2000	ns	
Ψ <sub>k i</sub> s	t <sub>w</sub> (ΦL)	クロック・パルス幅("L")	1 7 0	2000	ns	a reect pa
	tr,tf	クロック立ち上がり・立ち下がり時間	)	3 0	ns	
Ng ord v	t H	ホールド時間	0		ns	
Œ,C/D, B/A	t <sub>sФ</sub> (CS)	読み出しまたは書き込みサイクルの制御信号のセットアップ時間	2 8 0		ns	, a
	t DR(D)	RDの立ち下がりからデータ出力までの遅延		430	ns	
D <sub>0</sub> -D <sub>7</sub>	t <sub>s</sub> $\Phi$ (D)	書き込みまたはM 1 サイクルのデータのセットアップ時間	5 0		ns	
	t D [ (D)	INTAサイクルの IORQの立ち下がりからデータ出力までの遅延		340	ns	$C_L = 5 0 \text{ pF}$
	t <sub>F</sub> (D)	RDまたはTORQの立ち上がりから出力バッファ ・フロートまでの遅延		160	ns	
IEI	ts(IEI)	INTAサイクルのIORQの立ち下がりに対するセットアップ時間	1 4 0		ns	
	t <sub>DH</sub> (IO)	IEIの立ち上がりからの遅延		210	ns	
IEO	t <sub>DL</sub> (IO)	IEIの立ち下がりからの遅延(注1)	7	190	ns	
	t <sub>DM</sub> (IO)	M1の立ち下がりからの遅延 (M1サイクルの直前で割り込みが発生したとき)		300	ns	$C_{\rm L} = 5$ 0 $_{ m P}$ F
IORQ	t <sub>s</sub> Ф(IR)	読み出しまたは書き込みサイクルのセットアップ時間	2 5 0		ns	
M 1	t <sub>SФ</sub> (M1)	INTAまたはM 1 サイクルのセットアップ時間	2 1 0		ns	
$\overline{R}$ $\overline{D}$	t <sub>sΦ</sub> (RD)	読み出しまたはM 1 サイクルのセットアップ時間	2 4 0		ns	
ĪNT	t <sub>D</sub> (IT)	STB の立ち上がりからの遅延		490	ns	
INT	t <sub>D</sub> (IT3)	モード3のときのデータ一致からの遅延		4 2 0	ns	
	ts (PD)	モード1のときのSTBの立ち上がりに対するセットアップ時間	2 6 0		ns	, ,
A 0 - A 7,	t <sub>DS</sub> (PD)	モード2のときのSTBの立ち下がりに対するセットアップ時間		230	ns	
B <sub>0</sub> -A <sub>7</sub>	t <sub>F</sub> (PD)	モード2のときのSTBの立ち上がりからポート ・バス・フロートまでの遅延		200	ns	$C_L = 5 \ 0 \ PF$
	t <sub>DI</sub> (PD)	モード 0 のときの書き込みサイクルの TORQの 立ち上がりからポート出力確定までの遅延		200	ns	
A STB B STB	tw (ST)	STBのパルス幅("L")	1 5 0		ns	
A RDY,	t <sub>DH</sub> (RY)	IORQの立ち上がりからの応答時間		t <sub>c</sub> +460	ns	
B RDY	t DL (RY)			t <sub>C</sub> +400	ns	$C_L = 5 \ 0 \ PF$

- 注 [1]  $t_{t} = t_{w}(\Phi H) + t_{w}(\Phi L) + t_{r} + t_{f}$ 
  - [2] 負荷容量の 5 0 pF 増加につき、遅延は 10 ns 増加します。負荷容量の最大値は 200 pF です。
  - [3] モード2のときは、 $t_w(ST)>t_s(PD)$ となります。
  - [4] 負荷容量の  $10\,\mathrm{pF}$  増加につき、遅延は  $2\,\mathrm{ns}$  増加します。負荷容量の最大値は  $10\,\mathrm{0}\,\mathrm{pF}$  です。
- [注1] デージー・チェーンがN段ある場合

2.5  $t_c$  > (N-2)  $t_{DL}$  (IO) +  $t_{DM}$  (IO) +  $t_S$  (IEI) + TTL  $N_v$  ファー遅延を 満たさなければなりません。


出力端子測定回路 Q V c c o 測定点  $\leq R_1 = 2.1 \text{ k }\Omega$ CR1~CR4; 1 N 914 # 出力端子 O たは同等品 CR1 CR2 CL Cr; すべてのピン CR3 250 µA に対し50pF CR4 0,80


(11) 我们的最后的工作,你们们在公司,我就是工作的根据的人类化,我们的我们是人们的工作的工作。

TEODSCOTSCI, INISTOSCOSCOSCOS

251(2(8-2)161(10)+61

-14-





(おことわり) 製品の改良のため予告なしに内容の一部を変更することがあります。 規格契約が必要な場合は製品仕様書をご用命の上、ご契約ください。

# Z-80-CTC 3

# Z-80-CTC 3

\*1 \*2 \*2 \*2 \*4 \*3 \*4 \*4 \*4 \*4 \*4 \*4 \*4 \*4 \*4 \*4 \*4 \*5 \*4 \*

LH-0082 Z-80 CTC (以下、Z-80 CTC と略します)は、Z-80 システムにおいて、カウンタおよびタイマ機能を与えるプログラム可能な 4 チャネルを持つカウンタ・タイマ回路です。Z-80 CTC のそれぞれ独立した 4 チャネルは、Z-80 CPU (LH-0080) の指示にしたがって種々のモードや条件で動作します。

## 1. 特 長

- 4つの独立したプログラム可能な8ビット・カウンタ/16ビット・タイマ回路
- Nチャネル・シリコンゲートE/D MOSプロセス
- 各チャネルにおいて、カウンタ・モードとタイマ・モードの選択可能
- \*10 の カウンタまたはタイマ状態からのプログラム割り込み可能
- ダウン・カウンタがゼロのとき、時間定数は自動的に再設定され、チャネルは動作を続行
- 各チャネルのダウン・カウンタの内容は読み取り可能
- \* 12 ○ タイマ・モード時に、クロックの16あるいは256分割のプリスケーラ選択可能
- タイマ起動用トリガおよびカウンタ・モード時のクロック入力の立ち上がり、または立ち下がりの指定可能
- \* 13 ○ チャネル 0~2の Z C / T O の出力はダーリントン・トランジスタ駆動可能
- \* 14 \* 15 ○ 外部回路を必要としない自動割り込みベクタリングを行うデージー・チェーン優先割り込み機能
- \*1 ○ +5 V の単一電源、および単相クロック
- 全入出力はTTLコンパチブル
- パッケージは28ピンDIP

#### 2 内部構成

Z-80 CTCのブロック構成図を図1に示します。Z-80 CTCはバス・インターフェース、内部制御回路、4 つのカウンタ・チャネルおよび割り込み制御回路で構成されます。各チャネルは自動割り込みベクタリング用の割り込みベクトルを持っています。割り込み優先順位はチャネル番号の順番であり、チャネル0 が最上位です。

- \*1 microcomputer
- \*2 microcomputer component
- \*3 support software
- \*4 memory
  - \*5 Counter Timer Circuit
  - \*6 Central Processing Unit
  - \*7 N-channel silicon gate Enhancement/ Depletion type Metal Oxide Semiconductor
  - \*8 counter mode
  - \*9 timer mode
  - \* 10 programmable interrupt

- \* 11 down counter
- \* 12 prescaler
- \* 13 darlington transistor
- \* 14 automatic interrupt vectoring
- \* 15 daisy chain
- \* 16 single phase clock
- \* 17 Transistor-Transistor Logic compatible
- \* 18 Dual In line Package
- \* 19 bus interface




図 1 Z-80 CTCのブロック構成図

図 2 は各チャネルのブロック構成図を示します。各チャネルは、2 つのレジスタ、2 つのカウンタおよび制御回路で構成 されています。このレジスタおよびカウンタは、各8ビットの時間定数レジスタ、チャネル制御用レジスタ、プリスケーラ および読み取り可能なダウン・カウンタです。プリスケーラは、クロックの16または256分割にプログラム可能です。

時間定数 レ ジス タ;8ビットのレジスタで、CPUによりセットされます。ダウン・カウンタの内容がゼロになると このレジスタの内容がダウン・カウンタに再設定されます。

チャネル制御用レジスタ;8ビットのレジスタで、CPUによりセットされます。 チャネルの動作モードおよび条件を選択します。

ダ ウ ン ・ カ ウ ン タ;8 ビットのカウンタで、プログラム制御によるか、カウンタの内容がゼロになると自動的に、時 間定数レジスタの値が設定されます。CPUはいつでもこのカウンタの内容を読み取ることがで きます。このカウンタのクロックは、タイマ・モード時にはプリスケーラの出力であり、カウン タ・モード時は外部クロック(CLK/TRG)です。

リ ス ケーー ラ;8ビットのカウンタで、システム・クロックの16あるいは256分割を行います。この出力は タイマ・モード時に、ダウン・カウンタのクロックとして用いられます。

<sup>\*1</sup> data lines

<sup>\* 8</sup> CPU bus input/output

<sup>\*5</sup> timeout

<sup>\*7</sup> register

<sup>\*2</sup> control lines

<sup>\*4</sup> zero count




図 2. チャネルのブロック構成図

# 3. 端子信号

CLK/TRG <sub>0</sub>	チャネル0用の外部クロック、またはタイマ・トリガ入力(入力端子)
CLK/TRG <sub>1</sub>	チャネル1用の外部クロック、またはタイマ・トリガ入力(入力端子)
CLK/TRG <sub>2</sub>	チャネル2用の外部クロック、またはタイマ・トリガ入力(入力端子)
CLK/TRG3	チャネル3用の外部クロック、またはタイマ・トリガ入力(入力端子)
ZC/TO0	チャネル0のゼロ・カウント、またはタイム・アウト出力(出力端子)
ZC/TO <sub>1</sub>	チャネル1のゼロ・カウント、またはタイム・アウト出力(出力端子)
ZC/TO2	チャネル2のゼロ・カウント、またはタイム・アウト出力(出力端子)
$CS_1 - CS_0$	チャネル選択入力(入力端子)
	2 進表示すると、0 0 , 0 1 , 1 0 および 1 1 がそれぞれチャネル 0 , 1 , 2 および 3 に対応
	します。
$D_0 - D_{7}$	Z-80 CPUのデータ・バス(トライ・ステートの入出力端子)
CE	チップ・イネーブル入力(入力端子)
Ф	システム・クロック入力(入力端子)
M 1	Z-80 CPUからのマシン・サイクル 1 信号(入力端子)
IORQ	<ul><li>Z-80 CPUからの入出力リクエスト(入力端子)</li></ul>
RD	Z-80 CPUからの読み出しサイクル・ステータス(入力端子)
IEI	割り込みイネーブル・イン(入力端子)
IEO	割り込みイネーブル・アウト(出力端子)
	IEIおよびIEOが、割り込み制御における優先順位決定用のデージー・チェーン接続を形
	成します。

\*1 tri-state

\*4 input/output request

\*2 chip enable

\*5 read cycle status

\* 3 machine

INT

割り込み要求出力(オープン・ドレイン、出力端子)

RESET

この入力により全チャネルがカウントを中止し、チャネル制御用レジスタ内のチャネル割り込みイネーブル・ビットがリセットされます。リセット期間中、 $\mathbb{Z}$   $\mathbb{C}/\mathbb{T}$   $\mathbb{O}_{0-2}$  および  $\mathbb{I}$   $\mathbb{N}$   $\mathbb{T}$  の信号レベルはそれぞれ"L"および"H"になり、 $\mathbb{I}$   $\mathbb{E}$   $\mathbb{O}$  は  $\mathbb{E}$   $\mathbb{I}$  と同一の信号レベルになります。
\*2
データ・バス出力ドライバは高インピーダンス状態になります。




図 3 端子信号

#### 4. 主要タイミング波形

#### ○ 書き込みサイクル

チャネル制御情報、時間定数および割り込みベクトルを書き込む際のタイミングを図4に示します。 Z-80 CPU により自動的に挿入される待ち状態( $T_w$ )を除き、待ち状態を付加することはできません。 Z-80 CTCは明確な書き込み信号入力を持たないため、内部では $\overline{\mathrm{RD}}$ を書き込み信号に代用します。




図4 書き込みサイクル

#### ○ 読み出しサイクル

チャネル内 のダウン・カウンタの内容を読み出すサイクルであり、図 5 はカウンタ・モードのときのタイミングを示します。データ・バスに読み出されるデータは、この読み出しサイクルの $T_2$  パルスが立ち上がる直前のダウン・カウンタの内容です。

タイマ・モードの場合にも、データ・バス上のデータは $T_2$  バルスが立ち上がる直前のダウン・カウンタの内容です。 Z-8~0~CPUにより自動的に挿入される待ち状態( $T_w$ )を除き、待ち状態を付加することはできません。




図5 読み出しサイクル

# ○ 割り込みアクノリッジ・サイクル

Z-80 CTCが割り込みを要求すると、CPUは割り込みアクノリッジ信号( $\overline{M1}$ および $\overline{IORQ}$ )を送り出します。この間、Z-80 CTCの割り込み制御回路は、割り込みを要求しているチャネルのうち最も優先順位の高いものを決定します。デージー・チェーン・イネーブル線の安定を保証するため、 $\overline{M1}$ が有効("L")である間、各チャネルは割り込み要求の状態を変化させることができません。Z-80 CTCの割り込みイネーブル入力(IEI)が"H"で、 $\overline{IORQ}$ が"L"になると、最優先割り込みチャネルは割り込みベクトル・レジスタの内容をデータ・バスに送り出します。このサイクルでは、必要に応じて、待ち状態を付加することができます。タイミングを図6に示します。




図6 割り込みアクノリッジ・サイクル

#### ○ 割り込みからの復帰サイクル

データ・バス

周辺デバイスが割り込み要求をしていない場合、または、割り込み処理が行われていない場合、そのデバイスのIE OとIEIは等しい。

CPUが割り込み処理を行っている場合(すなわち、すでに割り込み要求を出し、かつ割り込みアクノリッジを受けとっている場合)、そのデバイスのIEOは常に "L"であり、優先順位の低いデバイスからの割り込みを禁止します。 もし、割り込み要求を出しても割り込みアクノリッジを受けていないデバイスがある場合、IEOは "L"になってい \*3 \*4 \*5 ますが、2バイトOPコードの最初のバイトとして "ED" (16進)がデコードきれると、IEOは "H"になり、次のOPコードがデコードされると、IEOはふたたび "L"にもどります。(CPU内の割り込みイネーブル・フリ

ベクトル

<sup>\*1</sup> interrupt acknowledge cycle

<sup>\* 3</sup> by te

\*1 ップ・フロップが 0 になっているとき、この状態が発生します。)もし、2 バイト目のOPコードが 4 D " であれば、命令はRETIです。

したがって、O P コード " E D " がデコードされたあと、現在割り込み処理を受けている周辺デバイスだけが、IEI = " H " かつ IEO = " L " という状態におかれます。このデバイスは、デージー・チェーン中の割り込みアクノリッジを受けとった最優先順位のデバイスです。他のすべての周辺デバイスは IEI = IEOです。次にデコードされたO P コードが " 4 D " であると、この最優先順位のデバイスは、 "割り込み処理中"という状態を解除します。

このサイクルの場合には、待ち状態をM1サイクルに挿入することができます。

割り込みからの復帰サイクルのタイミングを図7に示します。






図7 割り込みからの復帰サイクル

#### ○ デージー・チェ ーン割り込みサービス


図8はZ-80 CTCで起こる典型的なネスト構造の割り込み順序です。図では、まずチャネル2が割り込みを要求し、サービスを受けることを許されます。チャネル2がサービスを受けている間に、優先順位の高いチャネル1が割り込みを要求すると、チャネル2のサービスは一時中断され、チャネル1がサービスを受けることを許されます。チャネル1のサービス・ルーチンの実行が完了すると、RETI命令を実行することにより、チャネル1にサービスが終了したことを知らせます。このとき、チャネル2のサービスが再開されます。




1. 割り込み前のデージー・チェーン。




2. チャネル2が割り込みを要求し、割り込みアクノリッジを受けたとき。



チャネル1が割り込みを要求し、割り込みアクノリッジを受けたとき。
 この場合、チャネル2のサービスは一時中断されます。





5. チャネル2のサービスが完了し、RETI命令が実行されたとき。

図8 デージー・チェーン割り込みサービスの説明図

# ○ カウンタ動作とタイマ動作

カウンタ・モードにおいては、CLK入力バルスの立ち上がり、または立ち下がりエッジでダウン・カウンタが動作します。COCLK入力バルスは非同期入力であり、バルスの最小幅を保証しなければなりません。カウンタはΦの立ち上がりに同期しており、CLK入力バルスの入力後、最初のΦの立ち上がりでカウンタを動作させようとする場合、CLK入力バルスは必要なセットアップ時間を満たすものでなければなりません。

タイマ・モードにおいては、TRG入力パルスの立ち上がり、または立ち下がりによりプリスケーラの動作を開始させることができます。カウンタ・モードの場合と同様に、このTRG入力パルスは非同期入力であり、パルスの最小幅を保証しなければなりません。したがって、TRG入力パルスの入力後、最初の中の立ち上がりでプリスケーラを起動しようとする場合、TRG入力パルスは必要なセットアップ時間を満たすものでなければなりません。プリスケーラは中の立ち上がりで動作します。




図9 カウンタ動作とタイミング

\*1 setup time

# 5. 動作条件のプログラム

# 

チャネルの動作モードを選択するとき、ビット0を1にしたチャネル制御ワードをチャネル制御レジスタに書き込まなければなりません。

D 7	D 6	D 5	D 4	D 3	D <sub>2</sub>	D 1	D <sub>0</sub>	HERTMAJON
割り込 みイネ ーブル	モード	プリス ケーラ 選 択	エッジ の 選 択	トリガ の 有 無	時間定 数 の 有 無	リセット	A D L A	を保証しなければ、 しょうとする場合

D3およびD5はタイマ・モードのときだけ使用します。

○ビット7=0	チャネル割り込みがかからないようにします。
Oビット7=1	ダウン・カウンタの内容がゼロになるたびにチャネル割り込みがかかります。ただし、ビット
	7=0でダウン・カウンタがゼロになった後、ビット7を1にしても割り込みは発生しません。
○ビット6=0	タイマ・モードが選択され、プリスケーラ出力がダウン・カウンタのクロックとなります。
	このクロックの周期は、 $t_{C} \cdot P \cdot TC$ となります。
	ただし、 t c;システム・クロック周期
	P ; 16または256(プリスケーラによる分割の大きさ)
	TC;8ビットのプログラム可能な時間定数(最大256)
o ビット 6 <b>=</b> 1	カウンタ・モードが選択されます。外部クロック(CLK入力)信号がダウン・カウンタのク
	ロックとなります。プリスケーラは使用しません。
oビット5=0	タイマ・モードにのみ使用し、プリスケーラはシステム・クロックΦを16分割します。
○ビット5=1	タイマ・モードにのみ使用し、プリスケーラはシステム・クロックΦを256分割します。
○ビット4=0	タイマ・モードのとき、トリガ入力の立ち下がりでタイマ動作が始まります。
	カウンタ・モードのとき、クロック入力の立ち下がりでダウン・カウンタが動作します。
○ビット4=1	タイマ・モードのとき、トリガ入力の立ち上がりでタイマ動作が始まります。
	カウンタ・モードのとき、クロック入力の立ち上がりでダウン・カウンタが動作します。
○ビット3=0	タイマ・モードにのみ有効で、ビット1=1のとき、タイマは時間定数の書き込みサイクルの
	次のマシン・サイクルの $\mathbb{T}_2$ の立ち上がりから動作を始めます。ビット $1=0$ のとき、タイマ
	は、この制御情報の書き込みサイクルの次のマシン・サイクルの $\mathbf{T}_1$ の立ち上がりから動作を
	始めます。
○ビット3=1	タイマ・モードにのみ有効で、時間定数の書き込みサイクルの次のマシン・サイクルの $\Tau_2$ の
	立ち上がり後に入力された外部トリガ入力によりタイマが動作を始めます。
	トリガ入力がセットアップ時間を満たすときは 2 つ目のΦの立ち上がりから、また、満たさない
	ときは3つ目のΦの立ち上がりからプリスケーラが動作を始めます。時間定数の書き込み以前
	に外部トリガ入力が加えられると、ビット3=0の場合と同じになります。
○ビット2=0	チャネル制御情報のあとに、時間定数の書き込みがないことを示します。ただし、チャネルが
	リセット状態にあり、そのあと最初に与える制御情報においては、このビットを0にすること
	ができません。

○ビット2=1 チャネル制御情報のあとに、時間定数の書き込みがあることを示します。ダウン・カウンタの 動作中に時間定数の書き込みが行われた場合、時間定数レジスタには新しい時間定数がセット されますが、カウントはそのまま続行されます。そして、ゼロ・カウントになったときに初め て新しい時間定数が使用されます。

○ビット1=0 チャネルはダウン・カウンタとして動作を行います。

 $\circ$  ビット 1=1 ダウン・カウンタとしての動作を停止させます。ビット 2=1 のとき、時間定数が書き込まれたあと動作を再開します。

ビット2=0のとき、新しい制御情報を書き込むまで、チャネルは動作しません。

# ○ 時間定数の書き込み

8 ビットの時間定数は、ビット 2 = 1 としたチャネル制御情報に続いて、時間定数レジスタに書き込まれます。 "00"(16進)は時間定数 2 5 6 を意味します。

D 7	D 6	D 5	D 4	D 3	D <sub>2</sub>	D 1	D 0	
T C 7	TC6	T C 5	TC <sub>4</sub>	тсз	TC <sub>2</sub>	TC <sub>1</sub>	TC 0	

#### ○ 割り込みベクトルの書き込み

割り込みをかけているチャネルは、Z-80 CPUに割り込みベクトルを与えることが必要です。CPUはこのベクトルを使用して、割り込みサービス・ルーチンの番地を作ります。割り込みアクノリッジ・サイクルにおいて、サービスを要求しているチャネルのうち最も優先順位の高いチャネルがCPUにベクトルを与えます。必要な割り込みベクトルは、 $D_0=0$ としてチャネルのの割り込みベクトル・レジスタに書き込まれます。この際使用されるのは $D_8\sim D_7$ であり、 $D_1$ および $D_2$ は無視されます。Z-80 CTCが割り込みに応答するとき、ベクトルのうち $D_8\sim D_7$ は割り込みベクトル・レジスタの値であり、 $D_1$ および $D_2$ は割り込みを要求したチャネルのうち最も優先順位の高いチャネルの2進符号です。割り込みサービス・ルーチンの開始番地を指示する間接番地が偶数番地であるため、 $D_0$ には0がセットされます。チャネルのが最も優先順位の高いチャネルです。

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D 3	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
V <sub>7</sub>	V 6	V 5	V 4	V <sub>3</sub>	X	X	0

TUE	D <sub>2</sub>	D 1	チャネル
	0	0	* 0 K
	0	1	1
	1	0	2
	1	1	8

# 6。絶対最大定格

項目	記号	定格	単位
入力電圧	VIN	- 0.3 ~ + 7	V
出力電圧	Vour	- 0.3 ~ + 7	V
動作温度	Topr	0~ + 70	°C
保存温度	Tstg	_6 5~ +1 5 0	C

# 7. 電気的特性

# 7.1 DC 特性

 $(T_a = 0 \text{ C} + 70 \text{ C}, V_{CC} = +5 \text{ V} \pm 5\%)$ 

記号	項目。但目。但	最 小 値	最 大 値	単位	測 定 条 件
VILC	クロック" L "入力電圧	<b>—</b> 0. 3	0. 4 5	V	TE .
V <sub>IHC</sub>	クロック"H"入力電圧	V <sub>CC</sub> -0.6	V <sub>cc</sub> + 0.3	V	
VIL	" L"入力電圧	<b>—</b> 0. 3	0. 8	V	を表のなく くみなどりま
VIH	" H"入力電圧	2. 0	Vcc	V	TO SAN OUTTONS
VoL	" L "出力電圧	大変の形を開発	0. 4	V	$I_{OL} = 2mA$
V <sub>OH</sub>	" H"出力電圧	2. 4	to-aliable of	v	$I_{OH} = -250 \mu A$
Icc	消費電流	emas To	1 2 0	m A	t <sub>C</sub> = 4 0 0 ns
ILI	入力リーク電流	is diming 0 to	1 0	μΑ	$V_{IN} = 0 V \sim V_{CC}$
I <sub>LOH</sub>	トライステート出力リーク電流	多数後条側の火	1 0 *	μΑ	$V_{OUT} = 2.4 V \sim V_{CC}$
I <sub>LOL</sub>	トライステート出力リーク電流		-10*	μΑ	$V_{OUT} = 0.4 V$
IOHD	ダーリントン駆動電流	- 1. 5 *	D <sub>0</sub> D <sub>8</sub>	m A	V <sub>OH</sub> = 1.5 V ZC/TO <sub>0</sub> ~ZC/TO <sub>2</sub> に適用

<sup>\*</sup> 流入電流を正、流出電流を負とします。

# 7.2 端子容量

 $(T_a = +25 \text{ C}, f = 1 \text{MHz})$ 

記号		項	目		最大值	単 位	測 定 条 件
Сф	クロ	ック	入力和	量	2 5	p F	1 1 0
CIN	入	力	容	量	5	p F	被測定端子以外の全ての端子は接地
Cour	出	力	容	量	1 0	p F	

# 7.3 AC特性


			a			c - 70
信 号	記号	バ ラッメ ー タ	最小值	最大值	単位	備考
	t c	クロック周期	4 0 0	(1)	ns	
	t <sub>W</sub> (ФН)	クロック・パルス幅("H")	1 7 0	2000	ns	
Ф	t <sub>W</sub> (φL)	クロック・パルス幅("L")	170	2000	ns	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
1	t <sub>r</sub> , t <sub>f</sub>	クロック立ち上がり・立ち下がり時間	(1)	3 0	ns	
30	t H	ホ- ルド時間	0	77	ns	
CS, CE	t <sub>SΦ</sub> (CS)	読み出し、または書き込みサイクルの制御信号の セットアップ時間	1 6 0		ns	1.8
	t <sub>DR</sub> (D)	RDの立ち下がりからデータ出力までの遅延		480	ns	[2]
	t <sub>SΦ</sub> (D)	書き込み、またはM 1 サイクルのデータのセット アップ時間	6 0		ns	
$D_0-D_7$	t <sub>DI</sub> (D)	$INTA$ サイクルの $\overline{IORQ}$ の立ち下がりからデータ出力までの遅延		3 4 0	ns	[2]
	t <sub>F</sub> (D)	RDの立ち上がりから出力バッファ・フロートまでの遅延		230	ns	
IEI	t <sub>S</sub> (IEI)	$INTA$ サイクルの $\overline{IORQ}$ の立ち下がりに対するセットアップ時間	2 0 0		ns	
	t <sub>DH</sub> (IO)	IEIの立ち上がりからの遅延		220	ns	[8]
IEO	t <sub>DL</sub> (IO)	IEIの立ち下がりからの遅延		190	ns	[8]
	t <sub>DM</sub> (IO)	MI の立ち下がりからの遅延(M1サイクルの直前で割り込みが発生したとき)		300	ns	[3]
IORQ	t <sub>SΦ</sub> (IR)	読み出し、または書き込みサイクルのセットアップ時間	2 5 0		ns	
M1	t <sub>SΦ</sub> (M1)	INTA、またはM1サイクルのセットアップ時間	2 1 0		ns	
RD	t <sub>SΦ</sub> (RD)	読み出し、またはM 1 サイクルのセットアップ時間	2 4 0		ns	
	t <sub>DCK</sub> (IT)	CLK/TRGの立ち上がりからの遅延		2 t c (Φ) +2 0 0	ns	カウンタ・モード
INT	t <sub>DΦ</sub> (IT)	中の立ち上がりからの遅延		t с (Ф) +2 0 0	ns	タイマ・モード
	t <sub>c</sub> (CK)	カウンタ・クロック周期	2 t c (Ф)		ns	カウンタ・モード
	tr(CK/TR) tr(CK/TR)	カウンタ・クロックおよびトリガの立ち上がり・ 立ち下がり時間		50	ns	
CLK/TRG	t <sub>s</sub> (CK)	即時カウントに要するクロックのセットアップ時間	2 1 0		ns	カウンタ・モード
0-3	t <sub>s</sub> (TR)	プリスケーラの即時起動に要するトリガのセット アップ時間	2 1 0		ns	タイマ・モード
	tw(CTH)	カウンタ・クロックおよびトリガのパルス幅("日")	2 0 0		ns	カウンタ・モード
	tw(CTL)	カウンタ 、クロックおよびトリガのパルス幅("L")	2 0 0		ns	およびタイマ・モード
ZC/TO	t <sub>DH</sub> (ZC)	Фの立ち上がりから Z С/Т О="H"までの遅延		190	ns	カウンタ・モード
0-2	t <sub>DL</sub> (ZC)	<b>Ф</b> の立ち下がりから Z С/Т О="L"までの遅延		190	ns	および タイマ・モード


- 注 [1]  $t_c = t_w(\Phi_H) + t_w(\Phi_L) + t_r + t_f$ 
  - [2] 負荷容量の 50 p F 増加につき、遅延は 10 n s 増加します。負荷容量の最大値は、データ・バスが 200 p F であり、他は 100 p F です。
  - [3] 負荷容量の10pF増加につき遅延は2ns増加します。負荷容量の最大値は100pFです。
  - [4] RESETの入力幅は最低3クロック・サイクル必要です。

				Q V c c		
			o 測	定点		
出力端子 0-	2.0	C <sub>L</sub>		CR <sub>1</sub> CR <sub>2</sub>	CR4; 1 N 9 1 4 たは同等 C <sub>L</sub> ; すべての	
		CL	2	5 0 μΑ	に対し50	
			0 8 1	CR <sub>4</sub>		
		0.81	-	ox b.F.o-b.h-( Let 3 Hith & counting		
				A COUNTY OF THE STATE OF THE ST		
				("A") Black and the A that the action of the A		

(2) 介绍等级の50pF的加につる。通過は10mm相比をよる自然等級の最大値は、デー 20cmFであり、他は100mFです。

(8) 長前羽籠の10ヵを地面につき運転は2mg地面にます。負荷容能の最大情は100ヵをです。





(おことわり) 製品の改良のため予告なしに内容の一部を変更することがあります。 規格契約が必要な場合は製品仕様書をご用命の上、ご契約ください。

# SM-B-80D テクニカルマニュアル

# 目次

1. 概	要	1
2. 特	長	1
2. 1	ハードウェア	1
2. 2	ソフトウェア	2
3. 機	能 概 要	2
4. 🗆	マンド	3
4. 1	記 述 形 式	3
4.2	コマンド一覧表	4
5. 基	本 仕 様	5
5. 1	一般基本仕様	5
5. 2	バス信号一覧表	7
5.3	シリアルI/Oインターフェース信号線説明	8
5.4	ブロック図	9
5. 5	プリント基板寸法図	9

#### 1. 概 要

シャープマイクロコンピュータボード SM-B-80Dは、1枚のプリント基板上に Z-80 CPU、PIO、CTC チップ、OS用ROM、RAM、ユーザ用RAM、シリアル I / Oインターフェース、バラレル I / Oインターフェース などを搭載したものであり、入出力装置を接続するだけでプログラム開発用や制御用のコンピュータとして使用できます。

SM-B-80DはZ-80マイクロコンピュータ・システムのプログラム開発用の簡易形サポート・ツールとして用意されたものであり、特にそのOS ROM領域にモニタROMを実装することによりユーザ・プログラムのデバッグを効果的に行うことができます。一方、本ボードは、OS ROM領域に制御用プログラムを実装することにより直接、機器に組み込み使用できるようになっており、汎用性を考慮した種々の機能を有しています。

Z-80 サポート・ボードとしては、本ボードの他に ROM/RAMボードやユニバーサルボードがありますが、これらのボードにより SM-Bシステムの拡張が容易に行えるようにボード間でバス信号の共通化を図っています。モニタ機能によりユーザ・プログラムのロード、パンチ、実行、デバッグなどを行うことができ、また、レジデント・アセンブラやテキスト・エディタ もモニタ管理下で使用することができます。これらの場合の入出力装置としてTTYかRS-232 C規格の装置を使用できるようになっていますが、ユーザ側で別の入出力装置を定義し、それらをTTYと同じようにモニタで管理することもできます。

### 2. 特 長

#### 2. 1 ハードウェア

- (1) Z-80 CP Uチップを中心として構成したワンボード・コンピュータです。
- (2) ユーザRAMとして16ピン・タイプのRAMを使用しており、ソケット実装によりメモリ容量を4Kバイトまたは、16Kバイトにできます。

4 Kバイト実装製品: LH-8 H O 1 A、1 6 Kバイト実装製品: LH-8 H O 1 B

- (3) OS ROMの容量は4Kバイトであり、1Kバイト単位に実装できます。
- (4) OS ROMとして、2708タイプ、またはそれとピン互換性のあるPROMを実装できます。
- (5) OS ROMとして2 Kバイト・モニタを用いることによりユーザ・プログラムの実行、デバッグなどができます。(2 Kバイト・モニタ LH-8 S O 3 P/E 別売)
- (6) 256バイトのOS用スクラッチ・パッドRAM (スタティック)
- (7) ユーザRAM、OS ROMのベース・アドレスを変更できます。
- (8) Z-80 PIOチップによる汎用パラレルI/Oインターフェース(8ビットのI/Oポート、2ビットの制御線 各2チャンネル)
- (9) Z-80 CTCチップによるカウンタ・タイマ機能 3チャンネル
- (10) ハードウェア割り込み入力2本(ユーザ用NMI、ユーザ用INT)
- (11) シリアル I / O インターフェースには、TTY、RS-232C規格装置を接続できます。
- (12) ボー・レートを変更できます。110、150、300、600、1200、2400、4800、9600ボー(モニタ ROM 使用時)
- ①3 電源投入後、またはリセット後のプログラム開始番地を 0000 か E 000 のいずれかに選択できます。
- ①4 すべてのバス信号線はバッファを内蔵しています。

2.2 ソフトウェア

2 Kバイト・モニタの特長(注)

- (1) モニタではデータの入出力を次のチャンネルのいずれかを用いて行います。
  - CI……コンソール入力チャンネル
- C〇……コンソール出力チャンネル
  - I ·······オブジェクト入力チャンネル
- ○○……オブジェクト出力チャンネル
  - S I ……ソース入力チャンネル
- SO……ソース出力チャンネル
- (2) 通常シリアルI/Oインターフェースのドライバ・ルーチンを上記チャンネルに割り当てます。 (例)TTY
- (3) 別の I / O インターフェースのドライバ・ルーチンを用意し、それらを上記チャンネルに割り当てることもで きます。 (例)高速パラレルI/〇
  - (4) Z-80 CTCを用いて、8種類のボー・レートを発生できます。
  - (5) モニタ・コマンド15種
    - (注) 2 Kバイト・モニタ LH-8 S O 3 P/E 別売

# 3. 機能概要(モニタROM実装時)

- Lコマンド インテル16進フォーマット
- (2) オブジェクト・プログラムのパンチ Pコマンド インテル16進フォーマット
- (3) ユーザ・プログラムの実行 Gコマンド (138の1を入りた・チーに行る353を7)[Hをタニオ・イトレスを3745MON 30 25
- (4) ユーザ・プログラムのデバッグ

ソフトウェア・ブレーク・ポイント B、D、Kコマンド

ユーザ・プログラムの n 命令実行 S コマンド S コマンド

スナップ・ショット

メモリ内容の表示と変更 ユーザCPUレジスタの表示

Rコマンド パート をこれは34.31でもも3下げ 08-X (2)

I/Oポートのテスト

1、0コマンド MAIPサーエ MS 社会をおり開て、11、0コマンド

- (5) モニタで管理している入出力チャンネル(СІ、СО、ОІ、ОО、SІ、SО)としてユーザ側で定義した I/Oドライバ・ルーチンを使用できます。
- (6) モニタ・プログラム内の I / O ドライバ・ルーチンをユーザ・プログラム内で使用できます。
- (7) 汎用パラレルI/Oィンターフェース

PIOのA、Bポート(データ線 8ビット×2、制御線 2ビット×2)

ユーザ配線領域(16ピン DIP IC 4個実装可能)

50ピン フラット・ケーブル用コネクタ

(8) カウンタ/タイマ

CTC 1個使用、チャンネル1~3 ユーザ開放 クロック入力 2.4576MHz

(9) リスタート・アドレス切換え機能 0000またはE000

#### 4. コマンド \*\*\* \*\*\* \*\*\* \*\*\* \*\*\* \*\*\* \*\* \*\*\* \*\* \*\*

#### 

モニタ・コマンドにおいては、以下に示す文字セット、およびファンクション・キー(印刷出力しない)を使用 します。

 $0 \sim 9$ ,  $A \sim Z$ 

\$ ' + , - • / ; = 1

CR LF ETX (CTRL C)

上記以外の文字セット、ファンクション・キーを使用した場合、そのコマンドは無効となり(?を出力する)、 再度コマンド待ちとなります。

コマンドは、コマンド識別記号、アーギュメント(argument)、およびターミネータにより構成されており、 その一般的な形式は次のいずれかです。

arg1/

arg<sub>1</sub>, arg<sub>2</sub>/ (/以外にLFまたは↑でも可)

arg1; c

arg1, arg2; c

ただし、arg1 , arg2 はアーギュメント、cはコマンド記号

アーギュメントは、数値、ニーモニック、ロケーション・カウンタ、または、それらを演算子+、- で結合した式のいずれかです。上記の一般形式において、 $\arg_1$  と $\arg_2$  の間はコンマ・で分離しなければなりません。

-3-

# 4. 2 コマンド一覧表

機能	コマンド	機能説明				
メモリ、レジ		arg1 で指定されるメモリ・アドレス、またはユーザCPUレジスタの内容を2桁				
スタの表示	argi/nn	の16進数で/の直後に表示する。表示後ターミネータ待ち。				
メモリ、レジ	argi/nn mm	arg1 で指定されるメモリ・アドレス、またはユーザCPUレジスタの内容を変更する場合に使用する。変更は上記コマンドにより表示された数値に続いて希望する				
スタの変更	argiy iii iiiii	数値(mm)を16進数で入力し、さらにターミネータを入力することによって行う。				
ブレーク・ポ		argıがある場合、ブレーク・ポイントの設定を行う。nは0~7で0は省略可能。				
イントの	argi; nB	とのコマンドによりアドレス arg1 に識別番号 n のブレーク・ポイントを設定する。				
設定・解除		arg 1 を省略すると、n番のブレーク・ポイントを解除する。				
ブレーク・ポ	; D	現在設定されているブレーク・ポイントの識別番号とそのアドレス(ブレーク・ポ				
イントの表示		イント・アドレス ) を n の順に表示する。				
ユーザ・プロ		arg1 で指定されるメモリ・アドレスより、プログラム (ユーザ・プログラム)を				
グラムの実行	arg1;G	実行する。 arg1 を省略した場合、現在のPC(ユーザ・CPUレジスタ)で示さ				
プラムの天1」	1 / 4 / 2 / 2 / 2 / 2 / 2	れるアドレスから実行する。				
-20 1 7 ±1		arg1+nで指定されるポートからデータ( $1$ バイト)を読み込み、表示する。				
本一下人刀	argi; nI	n を省略した場合は $n=0$ と等価である。 $n$ は $0 \sim 2$ 5 5 の $1$ $0$ 進数とする。				
		arg1 +nで指定されるポートへarg2で示される1バイトデータを書き込む。				
ボート出力	arg1, arg2; nO	nの意見は上記ポート入力の場合と同じ。				
ブレーク・ポイ	V	現在設定されているすべてのブレーク・ポイントを解除する。				
ントの全解除	; K	現在設定されているすべてのプレーク・ホインドを呼ばする。				
ステップ	arg1;nS	arg1 で指定されるメモリ・アドレスより、nステップ実行させ、各ステップでと				
~ , , , ,	argi, no	にPC、AFの内容を印刷出力する。nを省略すると1ステップ動作。				
SUBMO -	。中子 联联度 6 线点	arg! で指定されるメモリ・アドレスよりトレースする。トレースはCTRL Cの				
トレース	arg1; T	キー入力、またはブレーク・ポイント・アドレスにおいて終了し、コマンド待ちと				
		なる。arg1 を省略した場合、現在のPCの値よりトレースする。				
プログラムの		オブジェクト・チャンネルよりインテル標準16進フォーマットのオブジェクト・				
п — <b>к</b>	; L	プログラムをメモリヘロードする。				
プログラムの		argı,arg2 で指定されるメモリ。アドレスの範囲の内容をオブジェクト・チャン				
パンチ	arg1, arg2; P	ネルにインテル標準16進フォーマットで出力する。				
レジスタの		すべてのユーザCPUレジスタの内容を表示する。				
表 示	; R	; 1 R でレジスタ名とその内容を表示する。				
メモリ・ブロ		arg1,arg2 で指定されるメモリ・アドレスの範囲の内容を2桁の16進数で表示				
ックの表示	arg1, arg2/	する。				
		ステップ、トレース、ブレーク・ポイントの各コマンド入力前に表示モードを指定				
		できる。				
		n(m) 表 示 ただし				
表示モード	; nMまたは	0 PC AF arg1 メモリ・ブロックの先頭				
の指定	arg1, arg2; mM	1 全レジスタ arg2 メモリ・ブロックの最後				
		2(0) PC、AFとメモリ・ブロック				
		3(1) 全レジスタとメモリ・ブロック				
		して エレンベッとメモリーノロック				

# 5. 基本仕様

# 5.1 一般基本仕様

項 目		(t) 模 0 0 0	備	考
CPU	Z-80 C	PU LH-0080	担切とそこに	
	1語	8ビット 11-01	7572 175	
	命令	8,16,24,32ビット	tarres, 18.0	
語 長	データ	8 5 7 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	1.0	
	アドレス	16 6 7 1 1 - 1 0 1 4	8.0	
	I/0アドレ:	ス 入力、出力、各8ビット 8 1 - 2 0 1 9	B Cl	
		CTC +voal 0	4クロック・サ	イクル
最小命令実行時間	1.6 3 μ s		/8ビットレジ	
			8ビットレジ	And Anderson
		CTC FY DAG 8	attend and a summ	イナミックRAM
CPUクロック		(水晶発振) 2.4576MHz または		・サイクルで決る
	外部クロック	0.7~2.5 MH z	3.	,
BL F G	OS ROM	LH-2708 最大 4 個 実装可能	ソケット実装、	ROMは去宝荘
メモリ		I.H-2111A4 2個 実装	1	11 0 11 18 小大衣
		LH-4027-3またはLH-4116-3 8億	リケット実装	
			ユーザRAM	
	OS ROM	最大4 Kバイト		製品
メモリ容量	OS RAM		L 110.150.80	H-8H01A
	ユーザRAM	4 Kバイト、または 1 6 Kバイト	16 Kバイト実	装製品
1875300	OC DOM	Y Y	Ti Ti	
		4 Kバイト単位にベース・アドレス設定可能	ジャンパ端子	
メモリ・アドレス		FF00~FFFF(固定)		
	ユーザRAM	4 Kバイト、または16 Kバイト単位にベース	ジャンパ端子	
		アドレス設定可能		A K H - N
		O LH-0081 1個使用	2009 16	
パラレルI/〇		出力データ線× 2		
インターフェース		ェーク・ハンド制御線×2	2998 46	
-		域 16ピンDIP IC 4 個実装可能	1 tat 2	
		0ピン フラット・ケーブル用	コネクタJ1	
	UART (825	1) 1個使用	(4.4.)	
シリアル I / O	TTYインタ	ーフェース ( 2 0 m A 電流ループ ) および	( 表標)	
インターフェース	RS-232	Cインターフェース	9 Z T = T	
IFA M&&	コネクタ 2	6ピン フラット・ケーブル用	コネクタJ 2	
MAMERICA	Z-80 CT	C LH-0082 1個使用		75575
カウンタ/タイマ	チャンネル 0	システム使用 (ボー・レート作成用)		
HAMISE	チャンネル1	~3 ユーザ開放 リー・リートリントー日	54704x0	
	クロック入力	2.4576MHz(406.9ns)	_	

項	目		仕	様	備考
		ユーザ開放	0 0~CF		
		システム使用	$D \circ D F$		0.8-2
		システム・リサ	<b></b>		16.1
		ただし、D0	PIO ポートA	データ	00
		D 1	PIO ポートA	コントロール	. 4-4-4
		D 2	PIO ポートB	データ	8036
		D 3	PIO ポートB	コントロール	STANONI
T (0		D 8	CTC チャンネ	<i>ν</i> 0	
I/0		D 9	CTC チャンネ	ル 1	CARBLE BUSINESS
业一ト。	アドレス	D A	CTC チャンネ	N 2	
		D B	CTC チャンネ	N 3	
		D C	UART データ		PU + a , p
		DD	UART コント	ע-ם אוווג ארם א	4 5 5 5 5 5 5 5
		DE	W システムNMI	(N-Delay)	ブレーク・ポイント用
			R ボー・レート、	アドレスEリセット	MAR EO F
		DF	W システムNMI	(Delay)	ステップ・トレース用
		MARRIE	R リーダ・ステッ	1	
,,	9.39	8種類切り換;	え可能	112771大侧	ジャンパ端子
T - 0	レート	110,150,	800,600,1200,	2400,4800,9600	WAIR CO W W t
HYO	11 8 - 11	+5 V ± 5%	2.2 A max		
電	源	+12V±59	% 450 mA max		-5 Vは内部電源により発生
		$-12 \text{ V} \pm 59$	% 150 mA max		WAM SO
動作	温度	0°C~50°C	Service and the service of	NASIBLER.	RAST
ボ ー	ド寸法	2 7 0 × 1 9	0×2 0 単位	mm - sampana suda s	
		J <sub>1</sub> 50 ピ	ン フラット・ケーブ	ル・コネクタ	9 08-2
			(FD4 HIE3-	-50P-2.54DS相当)	K 1038
		J <sub>2</sub> 26 L°	<b>&gt;</b>		3 1 5 4 5 0 / 1 1 / 4
		(同	HIF3-26P	-2.54DS相当)	I SMSN-E X-X-4
		J <sub>3</sub> 100 E	ン コネクタ 3.17 5	nmピッチ	1 6646
		(5.	ル製 4800-100-	- 135相当)	UART (825)

# 関連ソフトウェア(別売)

ソフトウェア名称	形	名	備	考
アセンブラ	LH-8S01P,	LH-8S01E	16 KB	R·A M必要
エディタ	LH-8S02P,	LH-8S02E	16KB	RAM必要
モニタ	LH-8S03P,	LH-8S03E	の水をごする。	
SM-4用クロスアセンブラ	LH-4S04P,	LH-4S04E	1 6 K B	RAM必要
	P:紙テープ版	E: EPROM版	A * e = *	

5.2 バス信号一覧表

端 子	信号名(部品面)	端子	信号名(配線面)
	1 2 77		
1	+ 5 V	5 1	+ 5 V
2	+ 5 V	52	+ 5 V
3	+ 5 V	53	+ 5 V
4	100 100 100 100 100 100 100	54	- 6 Buck + 4 - 6.
5	+12V	55	+ 1 2 V
6	* CK/TG1	02 56	FORM STREET SEED
7	* Z C / T O 1		
8		57	
	* CK/TG2	58	
9	* Z C / T O <sub>2</sub>	59	
10	* CK/TG3	6 0	
11	*MRESET	61	etra su a statie mou m
12	*DEBUG	62	Ø WARREN THAT
13	EXCLK	63	XSCLK
14	REC DATA	64	TRANS DATA
15	*DDIS	65	
		0.0	* R E N B
1 6 1 7		66	
		67	
18	CHINESIAN STRANGE	68	
19		69	
20	AN IEINAMANA	70	IEO
21	子原に出ると用いる出り組まり	71	1 11 11 - 2 3 2 C 提供で機
22	* A <sub>0</sub>	72	* A <sub>1</sub>
23	* A <sub>2</sub>	73	* A <sub>3</sub>
24	The state of the s		* A3
	* A4 11 24 01 7 8 8 8 -	74	MON * A5 TO O THALL
25	* A <sub>6</sub>	75	* A <sub>7</sub>
26	* A 8	7 6	* A 9 * A 11
27	* A 10	77	* A 11
28	* A 12	78	
29	* A 14	79	* A 13
30	*WAIT		* A 15 * BUSBO
50	*WAIT	80	* BUSRQ
31	*NMIU	81	* INTU
32	2. 如果我们的第三人称形式 1. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2.	82	
33		83	
34	* BUSAK	84	*HALT
35	The state of the s	85	*RFSH
	* M <sub>1</sub>	30500 to 12 72 7 3	word - A
0.0	* R D	86	*WR
3 6			THE RESERVE OF THE PERSON NAMED IN COLUMN TWO IS NOT THE PERSON NAMED IN COLUMN TWO IS NAMED IN COL
37	* MR E Q	87	* IORQ
		87	* IORQ
37	*MREQ	87 88	* I O R Q
37 38	* MR E Q	87 88	* IORQ
37 38 39	*MREQ	87 88 89 90	* I O R Q
37 38 39 40	*MREQ	87 88 89 90	* I ORQ
37 38 39 40 41 42	* D <sub>0</sub>	87 88 89 90 91 92	* I O R Q
37 38 39 40 41 42 43	* MR E Q  * D <sub>0</sub> * D <sub>2</sub>	87 88 89 90 91 92 93	* I O R Q  * D 1 * D 2
37 38 39 40 41 42 43 44	* MR E Q  * D <sub>0</sub> * D <sub>2</sub> * D <sub>4</sub>	87 88 89 90 91 92 93 94	* I ORQ  * D <sub>1</sub> * D <sub>3</sub> * D <sub>5</sub>
37 38 39 40 41 42 43 44 45	* MR E Q  * D <sub>0</sub> * D <sub>2</sub>	87 88 89 90 91 92 93	* I O R Q  * D 1 * D 2
37 38 39 40 41 42 43 44 45	* MR E Q  * D <sub>0</sub> * D <sub>2</sub> * D <sub>4</sub> * D <sub>6</sub> - 1 2 V	87 88 89 90 91 92 93 94 95	* I O R Q  * D 1 * D 3 * D 5
37 38 39 40 41 42 43 44 45	* MR E Q  * D <sub>0</sub> * D <sub>2</sub> * D <sub>4</sub> * D <sub>6</sub> - 1 2 V	87 88 89 90 91 92 93 94 95	* I ORQ  * D 1 * D 3 * D 5 * D 7  -1 2 V
37 38 39 40 41 42 43 44 45	* MR E Q  * D <sub>0</sub> * D <sub>2</sub> * D <sub>4</sub> * D <sub>6</sub> - 1 2 V  GN D	87 88 89 90 91 92 93 94 95	* I ORQ  * D 1 * D 3 * D 5 * D 7
37 38 39 40 41 42 43 44 45	* MR E Q  * D <sub>0</sub> * D <sub>2</sub> * D <sub>4</sub> * D <sub>6</sub> - 1 2 V	87 88 89 90 91 92 93 94 95	* I ORQ  * D 1 * D 3 * D 5 * D 7  -1 2 V

(注)

\* 記号は "L" レベルで有効 (active)になるという意味 であり、信号名の上に —— (bar)記号をつけたものに同 じ。 空きバスはシステム拡張用と してリザーブ。


### 5.3 シリアル I/Oインターフェース信号線説明

信 号 名	J <sub>2</sub> 番号	(通過) 時期 信
G N D	1,13	V8+ 82 + 57
RS(+)	6	リーダ・ステップ。リーダ・オン時にRS(+)、RS(一)を通じて電流が流れる。
RS(-)	16	(+12Vで直列抵抗94Ω)
CARRIER DETECT	15	20 mA SEND 信号と同一信号。 $20 mA$ SEND端子開放時は本端子は $+12 V$ である。電流ループ使用の場合、 $UART$ の送信データありの状態(スペース)で $H$ レベルなしの状態(マーク)で $L$ レベルとなる。(注 $1$ )
20mA SEND	24	20mA電源ループでTTY(ASR-33)を使用する場合、本信号を用いる。
20mA SEND RET	25	UART の送信データがマークの状態でループ電流オン、スペースの状態でループ電流オフとなる。
20mA REC	22	20mA電流ループでTTY(ASR-33)を使用する場合、本信号を用いる。
20mA REC RET	23	TTYからの送信データがマークの状態で端子22はLレベルに、スペースの状態で Hレベルになっている。
TRANS DATA	3	RS-232C規格で端末装置からデータが送られてくる場合に用いる入力端子。 受信データがマークの状態で $L$ レベルに、スペースの状態で $H$ レベルになっている。
REC DATA	5	RS-232C規格で端末装置へデータを送る場合に用いる出力端子。送信データカマークの状態で $L$ レベルに、スペースの状態で $H$ レベルになっている。
DSR (Data Set Ready)	11	UARTのDTR       信号の反転記号。RS-232C規格。出力。         UART(8251)のコマンドビット1をセットするとDTR=0となる。
CTS (Clear To Send)	9	UARTのRTS 信号の反転信号。RS-232C規格。出力。 UARTのコマンドビット 5 をセットするとRTS=0 となる。
DTR	14	本信号の反転信号がUARTのDSRに等しい。RS-232C規格。入力。
(Date Term Ready)		UARTのDSR をLレベルにすると、ステイタスビット7がセットされる。
RTS (Request To Send)	7	ボード上のチェック端子(記号TTY)の結線状態により動作が異なる。  TTY A-C結線;RTS信号 無効  A-B結線;RTSの反転信号=UARTのCTS
	33)	本信号はRS-232C規格で入力信号である。 なお、UARTのCTS信号はCTS = Lでデータ送信可能。
はなかとし、Tanagar		$\overline{\text{CTS}} = \text{H} \overline{c}$ データ送信不可(ただしコマンド $\text{TxEN} = 1$ とする)。

(注1)


UARTの受信または 送信データ

(RxD, TxD)




2KBモニタではデータ送信時偶パリティ、 受信時パリティ無視でデータを処理している。






J: 50ピン コネクタ

Jz 26ピン コネクタ



(おことわり) 本資料は製品の改良のため子告なしに内容の一部を変更されることがあります。



(おことわり) 不等時は現場の定義のためで作ったこれがあ、然を変更されることによります

SM-B-801
SM-B-80T 5
6 1 × × × × × × × × × × × × × × × × × ×
8.2 データのセット

### 目 次

1.	特 長	1
2.	システム構成	1:
3.	仕様概要	3
4.	機能概要・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	3
	キー配列	
6.	モニタプログラム・・・・・	5
	6.1 キーボードパネルの構成	5
	6.2 キーボードスイッチとコマンド	6
	6.3 表 示	
	6.4 アドレス切り換えスイッチ	8
	機 能	
8.	操作例・・・・・・	
	8.1 モニタプログラムスタート・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	8.2 データのセット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	8.3 アドレスのセット	
	8.4 アドレスのインクリメントとデクリメント	
	8.5 メモリへのデータ書き込み	
	8.6 プログラムのオート実行	
	8.7 プログラムのシングルステップ実行	
	8.8 ブレーク動作	
	8.9 ユーザレジスタの内容表示と変更	
	8.10 オーディオカセットへのプログラムのストア・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	8.11 オーディオカセットよりのプログラムのロード	12

シャープマイクロコンピュータボードSMB-80Tは、これからマイクロコンピュータを理解し、 実際に使ってみようという方々を対象にした教育用、学習用、ホビー用として、さらにはOEM用 としても使用できることを目的に開発されたマイクロコンピュータ・トレーニングボードです。

### 1. 特 長

- 1) プリント配線済みのCPUボード上に、CPU、PIO、メモリ、モニタプログラムを、キーボード上には、8桁7セグメントLED、キースイッチを備えたマイクロコンピュータです。
- 2) キーボードを使用しないときは、キーボードとのインターフェースに使用しているPIOを ユーザが単独で使用できます。さらに、ユーザオプションとしてPIOを1個増設可能で、44 ピンコネクタ端子を使用して周辺装置との接続ができます。
- 3) CPUボード上に100ピンコネクタを設けており、バスドライバを実装することにより外部 との接続が容易です。 (3.175mmピッチ)
- 4) ボード内でユーザが使用できるメモリは、ROMが1 Kバイト (7055) RAMが3 Kバイト (2114)と大容量です。 (RAM 1 Kバイト標準装備)
- 5) カンサスシティ規格のオーディオカセットインターフェースを標準装備しています。 (リモート端子による自動、マニアル・スタート/ストップが可能)
- 6) リスタートアドレスを、モニタプログラム(E000番地)、または、ユーザプログラム(0000番地)にスイッチにて変更できます。このため、RESET・キー操作でユーザプログラムの実行が可能です。
- 7) Z-80の割り込みのうち、モード0、1、2をユーザに開放しています。
- 8) CPUボードは、システムに組み込み可能なサイズを採用しています。  $(270 \times 190 \text{mm})$  SMB-80 Dと同寸法です。

### 2. システム構成

SMB-80 Tボードは、CPUボード(270×190mm)と、キーボード(135×190mm)の 2 枚より構成し、34本のフラットケーブルで接続します。

図2.1に、80Tボードを使用する際の基本的な構成を、図2.2に、システム構成を示します。




図2.1 SMB-80Tボードの基本的な構成




図2.2 システム構成

### 3. 仕 様 概 要

C P U	LH-0080 8ビット並列処理プロセッサ
クロック	2.4576MHz (4.9152MHz 水晶使用)
R O M	MAX 2 Kバイト (LH-7055×2個)
	モニタプログラムを1 Kバイトに書き込んで実装。
	残り1 Kバイトはユーザ用で、ICソケットのみ実装。
R A M	MAX 3.25 Kバイト (LH-2114×6 個+LH-2111 A 4×2 個)
	モニタプログラム用としてLH2111A4×2個(256バイト)をユーザ
earlie.	用としてLH 2114×2個(1 Kバイト)を実装。
I/Oポー.ト	LH-0081(PIO)×1個をキーボードとのインターフェースに使用。
,	ユーザ用としてLH-0081(8ビット×2ポート)×1個オプション(ICソ
	ケットのみ実装)。 原 麺 - キ 。
カセット・インター	8251×1 個をデータの並列⇔直列変換に使用。
フェイス	市販オーディオカセット接続可能。
	入/出力端子:REM, AUX, イヤホーン端子
-+	転 送 速 度:300ビット/秒
-44761;	規 格:カンサスシティ規格に準拠
入 力 装 置	データキー、ファンクションキーによる入力。 (25キー)
出 力 装 置	7セグメントLEDにより、アドレス、データの16進表示
動作モード	シングルステップ(1命令実行)&オート実行。
モニタプログラム	アドレス E000~ E 3 FF 番地の 1 K バイトを使用。
コネクタ	100ピンバスライン用コネクタ。 08 A8
	34ピンキーボード接続用コネクタ。
	44ピンユーザPIO用コネクタ(コネクタはオプション)
ケーブル	34本フラットケーブル (80cm)
-	REM端子用ケーブル (150cm)
	AUXまたはイヤホーン用ケーブル (150cm)
電源	+5 V ± 5 % MAX×2 A (標準構成)
使 用 温 度	0 ~40℃

## 4. 機能概要

プログラム機能	O~Fまでの16進データ・キーによる入力。
コンソール機能	メモリの内容表示とその内容の変更。
	ユーザレジスタの内容表示と、その内容変更。
デバッグ機能	ユーザプログラムのシングルステップ/オート実行。
	ブレークポイント、ブレークカウンタの設定と解除。
オーディオカセット	ユーザが開発したプログラムをオーディオカセットテープへ録音、テ
	ープからの再生。(リモート端子により、カセットのスタート/ストップ)

3. 仕搖概要

	All the state of t	 	
リスタートアドレス	リスタートアドレスを変更可能。		
	0000:ユーザプログラム開始アドレス		
347	E000:モニタプログラム開始アドレス		
割り込み	割り込みは、NMIをモニタが使用。		
	ユーザには、モード0、1、2を開放。		
割り込み優先	CPU(NMI)>PIO1>PIO2に設定。		
	ボード外にて、PIO1の上位、PIO2の下位に設定可能。		

### 5. キー配列

RUN	STEP	LOAD	STOR	RESET	0~1
C	D	S LE	* F	SHIFT	上記り
H 8	L 9	Α	В	REG REG	をグスントレングルスティ ドレス E000
BA 4	BC 5	6	1 F	REM ADRS	モストミング0
PC O	SP 1	1 X 2	1 Y	WRITE	アンシュトリ

 O~F
 : データキー

 PC~F
 : レジスタキー

 上記以外はファンクションキー


図4.1 キー配列

ユーザレジスがの特別表示と、その内容変更。
デ ( ッ グ 級 能 ユーゲフログラムのシングルステップ / セート実行。
プレージポイント、プレーグカウンタの設定と解除。
トーディオクセット ユーザが開発したプログラスをオーディオカセット。
ーブからの再生。(リモート盛子により、カセットのス5

### 6. モニタプログラム

SMB-80Tには、プログラムの誤りを捜し出し、修正する機能を有したモニタプログラムを 実装しています。以下にモニタプログラムの簡単な説明をします。

### 6.1 キーボードパネルの構成



- レジスタキー(上部分とA~Fキー)レジスタの指定に使用します。
- ●データキー(下部分とA~Fキー) 16進数を入力するときに使用します。

### 6.2 キーボードスイッチとコマンド

SMB-80Tで使用するキーボードスイッチのコマンドについて説明します。

RESET

プログラム異常(プログラム暴走)によるCPU停止などに対して、システムを初 期状態に戻します。

SHIFT

このキー操作後、ダブルファンクション構成キーの上部コマンドが有効になり ます。 (ファンクションキーの青色文字のコマンド)

REG \* REG

R E G<sup>♥</sup>: レジスタの内容を表示させるときに、補助レジスタを指定します。 R E G:レジスタの内容を表示させるときに、主レジスタを指定します。

REM **ADRS**  R E M:オーディオカセット用のリモートスイッチをON/OFFします。

ADRS:データ表示部に表示している16進数4桁のデータを、アドレスとし てアドレス表示部に表示し、そのアドレスのメモリ内容をデータ表 示部に表示します。

WRITE

データ表示部の下位2桁に表示している16進数データを、アドレス表示部に表 示しているメモリのアドレスへ書き込み、アドレス表示を+1します。 あるいは、データ表示部の下2桁、または、4桁に表示している16進数データ をアドレス表示部に表示しているレジスタに書き込み、次のレジスタ名を表示 します。

RUN

アドレス表示部に表示しているアドレスからユーザプログラムを実行します。

STEP

プログラムカウンタ(PC)が示しているアドレスからユーザプログラムを1命令 実行します。

LOAD INC

LOAD: カセットテープに記録されたプログラム(16進データ)をそのプログ ラムで指定されているアドレスのメモリへ書き込みます。 (プログ ラムのロード)

INC:アドレス表示部に表示しているアドレスを+1し、データ表示部に そのアドレスのメモリの内容を表示します。または、アドレス表示 部に表示しているレジスタ名を次のレジスタ名に変更し、データ表 示部にそのレジスタの内容を表示します。

STOR DEC

STOR:アドレス表示部に表示しているアドレスから、データ表示部に表示 しているアドレスまでのメモリの内容をカセットテープに記録しま す。 (プログラムのストア)

D E C:アドレス表示部に表示しているアドレスを-1し、データ表示部に

そのアドレスのメモリの内容を表示します。または、アドレス表示 部に表示しているレジスタ名を前のレジスタ名に戻し、データ表示 部にそのレジスタの内容を表示します。

データ キー O ~ F:データ(16進数)の入力に使用します。

レジスタ キー アドレス表示部にレジスタ名を表示し、データ表示部にそのレジスタの内容を 表示します。

表示し	ます。				
	PC	プログラムカウン	9		
	SP	スタックポインタ			
	ΙX	インデックスレシ	$Z \neq X$		
	ΙY	インデックスレシ	$Z \neq Y$		
	ВА	ブレークアドレス	レジスタ		
	ВС	ブレークカウンタ	0		
	I	インターラプトペ	ージアドレ	スレジスタ	
	ΙF	インターラプトイ	ネーブルフ	ラグレジスタ	
	A ( A' )	アキュムレータ	U		
	F (F')	フラグレジスタ			
	B(B')	Bレジスタ			
	C(C')	Cレジスタ		)内は補助レ	ジスタ
	D(D')	Dレジスタ			
	E(E')	Eレジスタ			
	H ( H' )	Hレジスタ			
	L(L')	Lレジスタ			

### 6.3 表 示

16進数とレジスタ名は、7セグメントLEDに次のように表示します。

### (1) 16進数キーと表示 (1) 16単独立 (1) 16和独立 (1)

キー	表示	キー	表示	+-	表示	1+10	表示
0		4		8	E	C	04-1-0003
1		5	S = 1 0003	9	5	D	<u></u>
2	<u></u>	6	E	Α	<i> - </i>	E	E
3	=1	7		В	1=1	F	F

表6.1 16進数の表示


### (2) レジスタキーと表示

	Waster as the			1.454	J. Street
		<i>i</i> ス 5			レジスタ
キー	表 示	+-	表 示	+ -	表 示
PC	FI	A	FI	A	<i> -  '</i>
SP	5,5	В	1_,	В	<u> -</u> , '
IX	11-1	C	L	C	
IY	<i>  '- </i>	D	<u> - </u>	D	<u></u> / '
	1	E	E	E E	E
IF	10100/15	F	F	F	<i> =  </i>
Н	<i> </i> -,		Eレジスタ Hレジスタ	B H	-, '
L	_		LUZZE	A) L	

表6.2 レジスタの表示

### 6.4 アドレス切り換えスイッチ

SMB-80Tは、アドレス切り換えスイッチの設定を変えることによりCPUのリスタートアドレスを次のように変更できます。



### 

- (1) プログラム機能
- (2) メモリの内容表示と変更
- (3) ユーザレジスタの内容表示と変更
- (4) ユーザプログラムのシングルステップ/オート実行
- (5) ブレークポイント、カウンタを使用してのプログラム実行
- (6) オーディオカセットへのプログラムストア
- (7) オーディオカセットよりのプログラムロード

### 8. 操 作 例 ....

8.1 モニタプログラムスタート

キー操作

アドレス切り換えスイッチ


EOOO側設定

電源スイッチ投入

ADDRESS

DATA





1\_1 


8.2 データのセット キー操作

RESET


SP 1


ADDRESS

DATA



1\_1 





データ1A

8.3 アドレスのセット


キー操作

ADDRESS

DATA

RESET






(注) ××は、0~Fの16進数のうち アドレス0100番地 どれでも可

0100番地内容

8.4 アドレスのインクリメントとデクリ キー操作	ADDRESS DATA	
RESET		<u> _ </u>
LOAD INC		X
THE ALCOHOL	0000番地十1 0001番地	也内容
STOR		X
	0001番地一 1 0001番地 0000番地 内容シフト	也内容
8.5 メモリへのデータ書き込み	ADDRESS DATA	
I Y 3		E
	書き込みたいアドレス。書き込みテ	<i>≓</i> — :
WRITE		X
	0100番地十1	也内容
8.6 プログラムのオート実行		
キー操作	ADDRESS DATA	
PC SP IX IY R	EM	X
	プログラム実行開始アドレス 0123番地の	の内:
RUN		
	実行中は消灯します。	1.2
ATAU 88日月日日A 8.7 プログラムのシングルステップ実行	· 计辩一手	
0. / / / / / / / / / / / / / / / / / / /	TROUGH .	
キー操作		
キー操作  REG <sup>▼</sup> PC REG 0	F' [ - X X X	X
REG <sup>♥</sup> PC	<b>デ [ - X X X</b>	

STFP 1命令実行後のアドレス アキュムレータ フラグレジスタ 内容 3.8 キー操作 ADDRESS DATA REG\* BA REG 4 ブレークアドレスレジスタシンボル PC IY PC PC WRITE 3 0 0 0 1\_1 1\_1 ブレークカウンタシンボル LX PC WRITE X X 2 0 1\_1 インタラプトページアドレスレジスタ PC SP PC PC REM 0 0 1 0 ADRS RUN X 0300番地で実行停止 フラグレジスタ (注)引き続きステップ動作を実行するときは、STEP キー操作で実行できます。また、RUN キー操作で0 300番地よりプログラムをオート実行できます。 8.9 ユーザーレジスタの内容表示と変更 キー操作 ADDRESS DATA REG\* H 1-1 REG 8 Hレジスタシンボル Hレジスタ内容 REG♥ SHIFT REG 8 H▼レジスタシンボル H▼レジスタ内容 H♥レジスタ A B WRITE 内容をAB に変更 **プ**レジスタシンボル LVレジスタ内容



(おことわり) 本資料は製品の改良のため予告なしに内容の一部を変更することがあります。

ロードしたプログラム の開始アドレス

# SM-B-80D ユーザーズマニュアル 6

1.		概		要				1
	1	-	1	特		長		1
	1	_	2	機能	:概	要		2
	1	_	3	基本	七	様		3
2.		シ	ステ	ム構	成.		10 T C 1 1 1 C .	7
	2	-	1	基本	シス	、テ	ム構成	7
	2	-	2	メモ	1) .	マ	y プ	9
	2	_	3	リス	タ -		とNMI制御	1 2
	2	_	4	I N	T害	IJb	込み ······	1 5
3.		/\	- F	ウェ	ア・			17
	3	_	1	構		成		17
	3	_	2	動		作		2 0
		3	- 2	- 1	7	アド	レス・バッファ	2 0
		3	- 2	- 2	ラ		タ・バッファ	2 0
		3	- 2	- 3	=	コン	トロール・バッファ	2 0
		3	- 2	- 4	: 3	ם	ック発振器	2 4
		3	- 2	- 5	1	リセ	ット回路	2 4
		3	- 2	- 6	. 1	リス	タート/ N M I 起動回路	2 4
		3	- 2	7	. 5	アド	レス・デコーダ	2 9
		3	- 2	2 – 8	3 (	S	R O M	3 2
		3	- 2	. – 9	) (	S	R A M	3 2
		3	- 2	2-1	0 =	1 –	<b>ザ</b> R A M	3 5
		3	- 2	2 – 1	1 7	カウ	ンタ/タイマ	3 5
							レル I/O インターフェース	3 8
							アル I/O インターフェース	4 0
		3	- 2	2-1	4	3	の 他	4 0

	3-3 バス	信 号	4 7
	3-4 動作 =	モードの選択	5 4
	3 - 4 - 1	ラッピング端子による方法	5 4
	3 - 4 - 2	プラットホーム端子による方法	5 4
4.	ソフトウェフ	P	6 0
	4-1 構	成	6 0
	4 - 1 - 1	у Е リ	6 0
	4 - 1 - 2	I/O # - }	6 0
	4 - 1 - 3	ゼネラル・フロー	6 9
	4-2 機	能	7 1
	4 - 2 - 1	ニーモニックの定義	7 1
	4 - 2 - 2	I/O チャンネル	7 4
24	4-3 コマ	ν F	7 9
	4 - 3 - 1	記述形式	7 9
	4 - 3 - 2	アーギュメント	8 0
	4 - 3 - 3	コマンド識別記号	8 0
	4 - 3 - 4	ターミネータ	8 1
5.	操作方法…		8 4
	5-1 前 準	備	8 4
	5 - 1 - 1	動作モード	8 4
	5 - 1 - 2	I/O 装置	8 5
	5 - 1 - 3	そ の 他	8 7
Ę	5-2 モニタ	・コマンド	8 7
	5 - 2 - 1	コマンド待ち	8 7
	5 - 2 - 2	プログラムのロード	8 8
	5 - 2 - 3	プログラムのパンチ	9 0
	5 - 2 - 4	メモリ・レジスタの内容表示	9 0
	5 - 2 - 5	メモリ・レジスタの内容変更	9 2
	5 - 2 - 6	メモリ・ブロックの表示	93

	5 - 2 - 7	ユーザ・レジスタの表示	•••	9	4
	5 - 2 - 8	ユーザ・プログラムの実行	•••	9	4
	5 - 2 - 9	ブレイク・ポイントの設定と解除		9	5
	5 - 2 - 10	ブレイク・ポイントの表示		9	6
	5 - 2 - 1 1	ブレイク・ポイントの全解除		9	7
	5 - 2 - 1 2	ステップ		9	8
	5 - 2 - 1 3	トレース		9	9
	5 - 2 - 1 4	表示モードの指定	1	0	0
	5 - 2 - 1 5	ポート入力	1	0	3
	5 - 2 - 16	ポート出力	1	0	3
		· 16 20			
6.	規格		1	0	4
	一般規格		1	0	4
	バス信号線・		1	0	6
	ボード寸法・		1	0	8
付	録A SM-B-	- 8 0 D モニタ ユーザ開放サブルーチン	1	0	9

5-2 E25-17-1 Warman Barren 87

18 min manufacture and the second company of the second company of

88 months of the state of the s

A S. Arman S. M. Market C. S. C. A. C. A.

### 1. 概 要

シャープ マイクロコンピュータ ボード  $SM-B-80D(LH-8H01\ A/_B)$ は、1枚のプリント基板上に $Z-80\ CPU$ 、PIO、CTCチップ、OS用ROM、RAM、ユーザ用 RAM、シリアル I/O インターフェース、パラレル I/O インターフェース等を塔載したものであり、それ自身でまとまったコンピュータ機能を有している。

SM-B-80 DはZ-80 マイクロコンピュータ・システムのプログラム開発用の簡易形サポート・ツールとして用意されたものであり、特にそのOS ROM領域にモニタROMを実装することにより、ユーザ・プログラムのデバッグを効果的に行うことができる。一方、本ボードは、OS ROM領域に制御用プログラムを実装することにより、直接に機器に組み込み使用できるようになっており、汎用性を考慮した種々の機能を有している。

Z-80 サポート・ボードとしては、本ボードの他にメモリ・ボードや汎用 I/O インターフェース・ボードがあるが、これらのボードにより SM-Bシステム の拡張が容易に行えるように、ボード間でバス信号の共通化を図っている。

モニタ機能によりユーザ・プログラムのロード、パンチ、実行、デバッグ等を行うことができ、また レジデント・アセンブラやテキスト・エディタもモニタ管理下で使用することができる。 これらの場合の入出力装置として、TTY bRS-232C規格の装置を使用できるようになって いるが、ユーザ側で別の入出力装置を定義し、それらをTTYと同じようにモニタで管理することもできる。

### 1-1 特 長

〈ハードウェア〉

- (1) Z-80 CPUチップを中心として構成した、ワン・ボード・コンピュータである。

4 Kバイト実装製品: LH-8H01A、 16 Kバイト実装製品: LH-8H01B

- (3) OS ROMの容量は4Kバイトであり、1Kバイト単位に実装できる。
- (4) OS ROMとして、2708タイプ、または それとピン互換性のあるPROMを実装できる。
- (5) OS ROMとして2Kバイト・モニタを用いることによりユーザ・プログラムの実行、デバッグ等ができる。(2K バイト モニタ オプション)

- (6) 256 バイトのOS用スクラッチ・パッドRAM(スタティック)
- (7) ユーザRAM、OS ROMのベース・アドレスを可変できる。
- (8) Z-80 PIOチップによる汎用パラレル I/O インターフェース (8 ビットの I/O ポート、2 ビットの制御線 各 2 チャンネル )
- (9) Z-80 СТСチップによるカウンタ・タイマ機能 3チャンネル
- (10) ハードウェア割り込み入力 2本(ユーザ用NMI、ユーザ用INT)
- (1) シリアル I/O インターフェースには TTY、RS-232 C 規格装置を接続できる。
- (12) ボー・レートを可変できる。110、150、300、600、1200、2400、 4800、9600ボー
- (13) 電源投入後、または リセット後のプログラム開始番地を0000かE000のいずれかに 選択できる。
- (14) すべてのバス信号線はバッファを内蔵している。

〈ソフトウェア〉

2 Kバイト・モニタの特長(2 Kバイト・モニタ LH-8 S O 3 はオプション)

- (1) モニタではデータの入出力を次のチャンネルのいずれかを用いて行う。
  - C I ……コンソール入力チャンネル
  - CO……コンソール出力チャンネル
  - O I ……オブジェクト入力チャンネル
  - OO……オブジェクト出力チャンネル
  - S I ……ソース入力チャンネル
  - S〇……ソース出力チャンネル
- (2) 通常シリアル I / O インターフェースのドライバ・ルーチンを上記チャンネルに割り当てる。 例 TTY
- (3) 別の I/O インターフェースのドライバ・ルーチンを用意し、それらを上記チャンネルに割り当てることもできる。 例 高速パラレル I/O
- (4) Z-80 CTCを用いて8種類のボー・レートを発生できる。
- (5) モニタ・コマンド 15種

### 1-2 機能概要

(1) オブジェクト・プログラムのロードLコマンド、インテル16進フォーマット

- (2) オブジェクト・プログラムのパンチ Pコマンド:インテル16進フォーマット
- (3) ユーザ・プログラムの実行 Gコマンド
- (4) ユーザ・プログラムのデバック
  ソフトウェア・ブレイク・ポイント: B、D、Kコマンド
  ユーザ・プログラムのトレース: Tコマンド
  ユーザ・プログラムのn命令実行: Sコマンド
  メモリ内容の表示と変更:スナップ・ショット
  ユーザCPUレジスタの表示: Rコマンド
  I/Oポートのテスト: I、Oコマンド
- (5) モニタで管理している入出力チャンネル ( C I 、C O 、O I 、O O 、S I 、S O ) としてユーザ側で定義した I/O ドライバ・ルーチンを使用できる。
- (6) モニタ・プログラム内の I/O ドライバ・ルーチンをユーザ・プログラム内で使用できる。
- (7) 汎用パラレル I/O インターフェース
   PIOのA、Bポート(データ線 8ビット×2 制御線 2ビット×2)
   ユーザ配線領域(16ピン DIP IC 4個実装可能)
   50ピン フラット・ケーブル用 コネクタ1
- (8) カウンタ/タイマCTC 1個使用、チャンネル1~3 ユーザ開放クロック入力: 2.4576MHz
- (9) リスタート・アドレス切換え機能

### 1-3 基本仕様

項	目	仕	様
СР	U	Z-80 CPUfy7	
語	長	1 語 8ビット 命 令 8、16、24、32ビット データ 8ビット アドレス 16ビット I ∕O アドレス 入力、出力 各8ビット	

項 目	仕	様
最小命令実行時間	8 ビット レジ: 1.63 #8 8 ビット レジ:	スタ間加算スタ間転送
CPU クロック	旧し、外部クロック 動作可能	内蔵)
メモリ	64 Kバイト アクセス可能	
		1024バイト)
		(ソケットにより 1 Kバイト単位に
	実装可能)	
	(2) ベース・ア	ドレス 4 Kバイト単位に可変
	(3) 27089	イプのEPROM、またはそれとピン
	互換性のある〕	PROM 実装可能
	OS RAM (1) 256 114	
	(2) アドレス固領	定 FF00 (16)∼FFFF(16)
	ユーザ RAM (1) 16Kバイ	トまたは4Kバイト ダイナミック
	RAM	
	(2) 1 6 Kバイ	ト、4Kバイトどちらでも実装可能
	(16ピン	ソケット 実装)
		ドレス 16Kバイトまたは4Kバイ
	ト単位に可変	・1 火ルス・モー 川藤田 - チェンネル1・
1/0	パラレル I/O (Z-80 PIO	1.個使用)。4.8.1 以入水水中。
	8 ビット信号線 × 2	
	2 ビット制御線 × 2 (	シェークハンド可能)
	T to the second second	更用) 数計本器 E-
	シリアル I/O (8251 1個位	~/13 /
	モニタで使用(シリアル・クロ	コック 外部供給 可能)
	カウンタ/タイマ(Z-80 CT(	0 1 個使用)
	チャンネル1 モニタで	吏用
	チャンネル2~4 ユーザ開力	故
	大力、出力 在8 ビット	

項	目	仕		± '	様	gi j
1/07	アドレス	ユーザ開放	0 0 (16) ~	C F (16)		
		システム使用				
E.		但し				
		D 0	・10 ポート	A デ - タ		
		D 1	<i>*</i> ポート	A コマンド		
		D 2	パート	B デ - タ		
		D 3	<b>ポート</b>	B コマンド		
		D 8 C	TC チャン	ネル 1		
		D 9	" "	2		
		D A	, ,	* 0 8 1 × 0 7 5		
		D B	" "	4		
		D C U	JART デ	- 9		
		0 D D		マンド		
		D EW	フ システム N	M I 制御(N-D	ELAV)	
				ト Eリセット	, ,	
		D FW	システム N	MI制御(DEL	A Y )	
		R	リーダ・ス	テップ		
_		システム・リザーフ	E 0 (16)	~ F F (16)		
ボー	・レート	ジャンパ線により 8	8レベル切換可	『能	×	
		110, 150, 3	00,600,	1 2 0 0 , 2 4 0 0	4800,9	6 0 0
					Į.	Baud
インター	フェース	パラレル I/O (=	コネクタ J <sub>1</sub> )			
		Р I A ポート	ト出力 配線な	し		
		ユーザ領域	16ピンIC	4 個実装可能		
		シリアル I/O (=	コネクタ <b>J</b> <sub>2</sub> )			
		TTY(20 m		- プ)及び		
		R S - 2 3 2 0				

項	目	仕	様
		バス(コネクタ J <sub>3</sub> )	
		すべての入出力信号は負論理とす	3 4 4 4 4
		入力信号 TTL(標準又はLS	タイプ)インターフェース
		出力信号 TTL(標準タイプ)	インターフェース
電	源	$+$ 5 V $\pm$ 5 % 2. 2 A ma x	-1 a
		$+$ 1 2 V $\pm$ 5 % 4 5 0 mA max	
		$-$ 1 2 V $\pm$ 5 % 1 5 0 mA max	
動作	温度	0 °C ~ 5 0 °C	- 8 q
		- e e 2	
	寸法	270×190×20 単位mm	
コネク	タ型格	J <sub>1</sub> 50ピン・フラット・ケーブ	ル・コネクタ
		J2 26ピン フラット・ケーブ	ル・コネクタ
		J <sub>3</sub> 100ピン コネクタ 3.17	5 ㎜ ピッチ

J<sub>1</sub> HIF3-50P-2.54DS(ヒロセ)相当

J<sub>2</sub> HIF3-26P-2.54DS(ヒロセ)相当

J3 4800-100-135 (ケル)相当

Billing Charles A & G. P. Page 100 - 3

in this will be a re-

ユーザ領域、16ピン10 4個実施可能

and the second second

Stran man Amora Lin

RS-2326 規格


### 2. システム構成

### 2-1 基本システム構成

ワン・ボード・コンピュータ SM-B-80Dは1枚のボードと、コンソール用 I/O 装置(例 TTY)により、手軽にプログラム 開発が行えるように用意されたものである。したがって、ボード上には、コンピュータ機能を実現するために必要なリソースは最小限塔載している。すなわち、CPUチップとその補助回路、OS用のROMやRAM(但し、OS用ROMはオプション)、ユーザ用のRAM、シリアル I/O インターフェースや、パラレル I/O インターフェース等がボド上に実装されており マイクロコンピュータとしての最小システムを構成している。一方 ボード上のメモリ容量、 I/O インターフェースの能力だけでは不足する場合、ボード外部にアドレス、データ、コントロール等の拡張用のバス信号線を取り出せるような構成になっている。図 2-1は、SM-B-80Dと拡張用ボード(開発予定)からなるシステム構成図である。

通常 SM-B-80Dのコンソール用 I/O 装置として、TTYかRS-232C 規格の装置で用いるが、これらはボード上のシリアル I/O インターフェースによって結線する。しかしながら、シリアル I/O インターフェース経由では低速であり不便な場合、SM-B-80D上か、またはボード外のパラレル I/O インターフェースを用いて高速 I/O 装置を動作させることも可能である。但し この場合には、その高速 I/O 装置に適合するインターフェース回路(ハードウェア)とドライバ・ルーチン(ソフトウェア)をユーザ側で用意しなければならない。

図 2 . 1 のシステム構成では、拡張用のメモリやパラレル  $I_{O}$  インターフェースはS M - B - 8 0 D内のC P Uによってアクセスされる。S M - B システムでは、ボード内部のメモリや  $I_{O}$  インターフェースをボード外部からもアクセスできるように考慮されており、このような用途のために、データ・バスだけでなくアドレス・バスも双方向性としている。また、メモリや  $I_{O}$  装置に対するコントロール信号(\* M R E Q、\* I O R Q、\* M I、\* R D、\* W R、\* R F S H)



(注) 目的の I/O 装置に合った回路を作製する。

図2.1 シャープ・マイクロコンピュータ・ボード(SM-B)システム構成

も双方向性となっている。この様子を図 2 ・ 2 に示す。このようにすることによって、SM-B-80 D内のメモリや I/O 装置(のバッファ)を外部 C P Uによってアクセスしたり、 DM A 転送することが可能になり、 SMB-80 D 単独で使用する用途だけでなく、より大きいシステムが構成でき、システムの自由度が大きくなる。図 2 ・ 2 は、バス・マスタとなるボードを複数個使用し、その間にバス支配の優先レベルを設ける場合の方法を示したものであり、\*BUSAKをデージー・チェーン接続にすればよい。

### 2-2 メモリ・マップ

SM-B-80 Dのメモリは ①ユーザRAM ②OS ROM ③OS RAMにより構成されている。Z-80 CPUチップは64K(1K=1024)のメモリ・アドレスを指定できるが、①~③のメモリはこのメモリ・アドレス領域内での指定アドレスが決まっている。以下、これら①~③のメモリのアドレス配分について説明する。

### ユーザ R A M

ューザRAMは16ピン・タイプのダイナミックRAMを8個使用しており、ボード上のプログラム・ジャンパK3の切換えにより 4Kビット(4027相当)、16Kビット(4116相当)いずれのタイプのメモリも使用できる。したがって、ボード上のメモリ容量は4Kバイトか16Kバイトである。SM-B-80Dでは、ユーザRAM、OS ROM共にそのベース・アドレスはボード上のプログラム・ジャンパの配線によって変更できるようになっている。ベース・アドレスは、4Kバイトの場合(LH-8H01A)、64Kバイトを16等分することによって求められ、16Kバイトの場合は(LH-8H01B)4等分することによって求められる。この様子を図2・3のメモリ・マップに示す。すなわち4Kバイトの場合、そのベース・アドレスは、0000、1000、2000、………、E000、F000であり、16Kバイトの場合、0000、4000、8000、C000のいずれかに設定可能である。

### OS ROM


OS ROMのメモリ容量は 4 Kバイトであり、そのベース・アドレスは 4 Kバイトのユーザ RAMの場合とまったく同じように設定できる。しかしながら、OS ROMとしてモニタ用R OMを使用する場合、そのベース・アドレスはE000としなければならない。SM-B-80D ではOS ROMとして、2708タイプのEPROMを使用することを前提としており、4 Kバイトのメモリ領域はさらに 1 Kバイト単位に分割される。 4 個のEPROMに配分されるメモリ・アドレスはOS ROMのベース・アドレスが決まると 1 Kバイト単位に自動的に決定する

Dを外継のPUによってアグルスしたり、DMA転 SM-B-80D MARUER, CATO 8 O ( ) M BOR MART-EG 11 1 3 x 0 0 0 8 - 8 - M-LO 08-K RITTE バス・マスタ となるボート (注) . ( 港下 WAR CAN CACA 相会りにずれのタイプのメモ イトスオルは撮影サチャの上す 8-1 O A共にそのベース・アド THE XIII AKMA LAPLIN-BHOLA) \*BUSRQ BUSAK SCIH-SHOIB) \* に示す。すなおちょれパイトの場合。そのベース・アドレスは

(注) バス・マスタとなるポードとしては、例えばユーザ側で 作製した CPUポードや DMA ポードがある。

図2.2 バス共用の結線法

LAMの場合とまったく同じように設定できる。しかしながら、OS ROMとしてモニタ用ROMを使用する場合、そのベース・アドレスはROOOとしなければならない。SM-R-80DではOS ROMとして、2708タイプのEFROMを使用することを開設としており、4Kパイトのノモリ領域はさらにJKバイト単位に分割される。4個のEFROMに配分されるメモ



#### OS RAM

OS RAMのメモリ容量は 256 バイトであり、 そのベース・アドレスはハードウェアで固定しており、 FF 0 0 である。 OS RAMはモニタ・プログラムのスクラッチ・バッド・メモリとして用意されており、モニタ用 ROM 実装時には、 通常この領域をユーザ側で使用してはならない。

SM-B-80Dをプログラム開発用途に使用する場合、通常、ボード上のユーザRAMのベース・アドレスは0000とし、OS ROMのベース・アドレスはE000とする。ユーザRA M 領域には、レジデント・アセンブラやテキスト・エディタ、あるいは、ユーザ・プログラムをロードする。(レジデント・アセンブラ LH-8S01,テキスト・エディタ LH-8S02はオプション)

なお、① $\sim$ ③のメモリや、拡張用メモリのアドレス配分において、互いにその領域が重複するような使用をしてはならない。

### 2-3 リスタートとNMI制御

Z-80 CPUではリスタート・アドレス(リセット終了後のプログラム開始アドレス)は 0 0 0 であり、NMI(Non Maskable Interrupt)の処理開始アドレスは 0 0 6 6 である。 SM-B-80 Dでは通常モニタ管理下でユーザ・プログラムの実行、デバッグ等を行うために、 これらの処理開始アドレスを変更し、各々、E 0 0 0 、E 0 6 6 としている。

リスタートが問題となるのは、SM-B-80Dへの電源投入後、及びボード上のリセット・スイッチ $SW_1$  を投入した場合であるが、いずれの場合もリスタート・アドレスをE000 に強制的にすることにより、プログラムはモニタ・ルーチンから実行を開始する。但し、この動作が行われるのは、スイッチ $SW_2$  をE側に倒した場合であり、0 側に倒した場合はリスタート・アドレスは0000 となる。

SM-B-80 Dではモニタ・プログラム内でもNMIを使用しており、ユーザ・プログラム内でNMIを使用する場合と区別する必要がある。この区別はNMIの処理開始アドレスをモニタ・プログラムとユーザ・プログラム間で切換えることによって行っている。モニタNMIの処理開始アドレスはE066であり、ユーザNMIの処理開始アドレスは0066である。図2.4 にリスタート・アドレスとNMI処理アドレスの制御の考え方を、また、図2.5 にそのメモリ・マップを示す。図2.4 において、\*NMIUは、ユーザ用NMIのバス信号線であり、ユーザに開放されているものである。\*NMIDはモニタで使用しているNMI信号である。ポート・アドレス DE または、DFに対する出力命令によって\*NMIDとMNTR信号が出力し






図2.4 リスタート・アドレスと NMI 処理アドレスの制御



プログラム制御はE066に移る。なおモニタ用NMIの制御においてはスイッチSW $_2$ の状態は関係しない。一方、電源投入後、または、SW $_1$  オン時には、SW $_2$  がE側にある場合に限り MNTR信号が出力する。詳細は 3.2.6 参照。

#### 2-4 INT割り込み

図 2.6 は、S M B - 8 0 D内における I N T 関係の信号線を示したものである。モニタ・プログラム内では、C P U の I N T 信号は使用しておらず、本ボードでは I N T 割り込みの使用はすべてユーザ側に委せられている。図において、C T C の チャンネル 0 はボー・レート発振器用として、S M B - 8 0 D内で使用されているのでユーザ側での使用はできない。このため、チャンネル 0 からの割り込みはモニタ・プログラムによりマスクされている。図からもわかるように、S M B - 8 0 D では I N T 割り込みはモード 2 での使用を前堤としており、C T C の チャンネル 1、2、3、P I O の ポート A、B の 順に デージー・チェーン接続になっている。また、P I O の I E O 出力は ボード外部へ取り出せるようになっており、図のように外部 I/O インターフェースもデージー・チェーン接続にできる。この場合の割り込み優先順位は次のようになる。



INT割り込みをモード 2 で使用する場合、次の点に留意しなければならない。まず、電源投入後やリセット後では CPUの INT割り込みはモード 0 になっているので、モード 2 にプログラムしなければならない。さらに、各 INT割り込みの開始アドレス(下位バイト)を与えるポインタを指定するために、CPUの I  $\nu$  ジスタと CTC、PIO等の各コントロール・ $\nu$  ジスタにベクタをロードしなければならない。

SM-B-80 Dでは、上記のモード 2 以外にモード 0 やモード 1 の割り込みを使用することも可能であるが、これは C P U に I N T 割り込みのモードを指示することによって行う。シリアル・インターフェースの 8 2 5 1 から割り込みをかけることもできるが、これは通常ジャンパ線  $K_1$  により動作しないようにしている。




図2.6 INT 割り込みとデージー・チェーン

# 3. ハードウェア

#### 3-1 構 成

SM-B-80DはZ-80 CPU チップを中心として、図に示すように 13 のブロックにより構成されている。

アドレス・バッファは CPUから出力するアドレス信号をまずバッファし、ボード内の各ブロク、及びボード外部へ供給する。アドレス・バッファを双方向性とすることにより、ボード外部から内部のメモリや I/O バッファをアクセスできるようになっている(これは DMA 転送やマルチ CPU のときに用いる)。


データ・バッファはデータの双方向性バッファ、及び レシーバとドライバの制御回路により 構成される。レシーバは通常ディスエーブルになっており、レシーバの制御は外部制御信号 \*RENBによってのみ可能となる。ドライバは SM-B-80 D内のメモリか I/O インターフェースが読み出された場合にイネーブルになり、外部に対してデータを出力する。なお、ドライバは外部制御信号 \*DDIS によっても制御可能である。

コントロール・バッファは 2 つに分かれる。一方は C P U への制御入力に対するバッファであり、\*WAIT、\*BUSRQ、\*NMIU、\*INTU信号をバッファする。他方は C P U からの制御出力に対するバッファである。制御出力のうち\*HALT、\*BUSAKは出力専用でありボード自身の状態を表わす。\*MREQ、\*IORQ、\*RD、\*WR、\*MI、\*RFS H に対するバッファは双方向性であり、ボード外からこれらの制御線を使用できるようになっている。

クロック発振器は水晶発振回路とバッファから成り、CPU、ボード内の各部、及び ボード 外部へクロックを供給している。クロックは外部から供給することもできる。

リセット回路はCPU、及び 各部へのリセット信号を作成する回路であり、パワー・オン・リスタート回路とマニュアル・リセット回路から成る。マスタ・リセット信号\*MRESETは双方向性であり、外部からもSM-B-80 Dをリセットできる。

リスタート/NMI起動回路は 2 つの機能を有している。一方はパワ・オン・リスタートやマニュアル・リセットやモニタでのNMIの使用時に、アドレスの上位 3 ビット( $AB_{15}\sim_{13}$ )を強制的に 1 にする信号MNTR を作成する回路であり、他方はモニタ・ルーチンで使用するNM



I 信号(\*NMID)を作成する回路である。モニターのトレース、ステップ、ブレイク・ポイントの各コマンドではNMI信号を使用している。

アドレス・デコータはメモリ・アドレス・デコーダと I/O ポート・アドレス・デコーダに分類できる。メモリ・アドレス・デコーダは OS、ROM、OS、RAM、ユーザRAMの各選択信号を作成し、 I/O ポート・アドレス・デコーダはカウンタ/タイマ、パラレル I/O インターフェース、シリアル I/O インターフェース、ボードのステータスやコマンド・ビットの各選択信号を作成する。

OS RAMのアドレスは固定しており、FF00~FFFFの範囲の256バイトである。 OS RAMとしては、2111タイプのスタティックRAM(18ピン256×4ビット)を2個使用する。

ユーザRAMは16ピン・タイプのダイナミックRAMとRAS/CAS切換え回路、及び データ・バッファから成る。ダイナミックRAMは4Kビット(4027相当)、16Kビット (4116相当)いずれのタイプでも使用できるようにソケット実装になっている。

カウンタ/タイマ回路は、CTCチップとボー・レート設定回路から成る。ボー・レート設定回路は 3 ビットのプログラム・ジャンパにより 8 種類のボー・レートを設定できる。CTCはチャンネル 0 をモニタで使用している。チャンネル 0 をタイマ・モードで使用することにより、UART用のボー・レート・クロックを作成しているが、ボー・レートの選定は既述の 3 ビットのジャンパの状態をプログラムにより読み込むことにより行う。

パラレル I/O インターフェースは P I O チップとユーザ領域、及び インターフェース用 50 ピン・コネクタから成る。 P I O の A 、Bポート入出力は何も配線されていない。 P I O を どのように使用するかはユーザ側に委されている。ユーザ領域は、 16 ピンの D I P I C を 4 個実装できる。

シリアル I/O I/O

3-2 動作 作 来 水-以40-8=> 18点分级间点分别的点头加州主人口1969年

3-2-1 アドレス・バッファ

図 3.2 にアドレス・バッファの回路図を示す。 $U_{57}$   $\sim U_{60}$  は双方向性バッファ 8 T 2 6 である。アドレス信号のうち、ビット 0  $\sim$  1 1 2  $\sim$  1 5 の動作は異なる。

アドレス信号 $A_0\sim A_{11}$ は\*BUSAK=Hのときバス信号 $*A_0\sim A_{11}$ として外部へ出力する。また、 $U_{57}\sim U_{59}$ のレシーバは常にイネーブルになっており、ドライバの出力信号、または 外部からの入力信号はレシーバを経てボード内の各部に供給される。\*BUSAK=Lのときドライバ出力はトライ・ステートになるが、外部からはアドレス信号を供給できる。

アドレス信号  $A_{12}\sim A_{15}$  は図に示すように、CPUの出力とレシーバの出力をワイアドORにしてボード内各部に供給している。 $U_{60}$ において、ドライバとレシーバは\*BUSAKにより制御されており、\*BUSAK=Hのときレシーバ出力がトライ・ステートになり、\*BUSAK=Lのときドライバ出力がトライ・ステートになる。ボード内の各部に供給されるアドレス信号  $AB_0\sim AB_{15}$  は正論理となっており、リスタート/NMI 起動回路の出力信号 MNTR が Hレベルのとき  $AB_{13}\sim AB_{15}$  は強制的に 1 になる。

3-2-2 データ・バッファ コンスト 別人 A N マンナトマング 知るの ステット・マー

図3.3 にデータ・バッファの回路図を示す。 $U_{62}$ 、 $U_{63}$  は双方向性バッファ8 T 2 6 である。

 $U_{62}$ 、 $_{63}$  のレシーバはバス信号線\*RENBによって制御され、通常レシーバはデイスエーブルされている。\*RENB=Lのときレシーバはイネーブルになりボード外部からデータを入力できる。

 $U_{62}$ 、 $_{63}$  のドライバはバス信号線\*DDIS、または 内部ドライバ制御信号により制御される。ドライバがイネーブルになる条件は、\*DDIS=H、かつ 内部ドライバ制御信号=H のときであり、さらに内部ドライバ制御信号がHレベルとなるのは次のいずれかの場合である。

- ①  $*MREQか*IORQがLレベルであり、かつ、<math>*M_1$ 、\*BUSAK、\*RDがい ずれもHレベルのとき。
- ② RFSH=H、かつ \*RD=L、かつ \*MREQ=Lであり、SM-B-80D上のいずれかのメモリがアクセスされたとき。

3-2-3 コントロール・バッファ

図 3.4 にコントロール・バッファの回路図を示す。U61、U64 は単方向バッファ8T97






図3。2 アドレス・バッファ








図3.4 コントロール・バッファ

である。

HALT命令の実行の結果、CPUがホルト状態になると\*HALT=Lとなり、LEDが点灯する。また、CPUが\*BUSRQを受け付けると\*BUSAK=Lとなり、 $U_{61}$  の出力はトライ・ステートとなってCPU側からの制御出力信号\*MREQ、\*IORQ、\*RD、\*WR、 $*M_1$ 、\*RFSHはフローティング状態となる。 $U_{64}$  は常にイネーブルになっているので、CPU側からの制御信号がフローティング状態となっている場合、ボード外部からこれらの信号を入力することもできる。

### 3-2-4 クロック発振器


図 3.5 にクロック発振器の回路図を示す。基本発振周波数は 4.9 1 5 2 MHz であり、SM-B-80 Dでは 2 分周した 2.4 5 7 6 MHz を使用している。

#### 3-2-5 リセット回路

図 3.6 にリセット回路の回路図を示す。U44はシュミット・トリガのNANDである。このNANDの入力のうち、一方はパワー・オン・リセット回路の出力に接続し他方はマニュアル・リセット回路の出力に接続している。パワー・オン・リセット回路の時定数 CRにより、SM-B-80Dでは電源投入後約100msの間 \*MRESETはLレベルになりボード内の各部のイニシャライズを行う。マニュアル・リセット回路の時定数 CRにより \*MRESETは約15μsの間負方向のリセット・パルスとなりボード内各部のイニシャライズを行う。なお、このリセット回路によりイニシャライズされる素子として、CPU、PIO、CTC、8251等がある。バス信号として出力している \*MRESETは図のようにオープン・コレクタを用いているので入力信号とすることも可能であり、外部からこのボードをリセットする用途に用いられる。CPUのリセット中は CPUからリフレッシュ・アドレスは出力しないので、外部から SM-B-80Dをリセットする場合、 \*MRESETのパルス巾を余り大きくするとボード内部のダイナミックRAMの情報が消滅する可能性がある。図3.7 にリセットのタイミングを示す。

#### 3-2-6 リスタート/NMI起動回路

図3.8 にリスタート/NMI起動回路の回路図を示す。この回路の出力はMNTRと\*NMIDである。MNTRはアドレスの上位3 ビットを強制的に1にする信号でありアドレス・バッファに入力している。\*NMIDはモニタ・ルーチンにおいて制御されており、モニタ・コマンドのステップ、トレース、ブレイク・ポイントにおいて使用される。







図3.6 リセット回路







図3.7 リセット/リスタート タイミング



盤 00

3-2-7 アドレス・デコーダ

図 3.10 にアドレス・デコーダの回路図を示す。 $U_{33}$ 、 $U_{35}$  はデコーダ 74139であり、 $U_4$ 、 $U_6$  はデコーダ 74155 である。

 $U_{33}$  の入力はアドレスの上位 4 ビットであり、この 4 ビットをデコードすることにより、 OS ROM、ユーザRAMに対する 4 Kバイト境界のベース・アドレスを作成する。  $U_{33}$  の出力 1 Y $_0$  ~ 2 Y $_3$  が L レベルとなるのは次の場合である。この表より


4	1 Y <sub>0</sub>	1 Y <sub>1</sub>	1 Y <sub>2</sub>	1 Y <sub>3</sub>	2 Y <sub>0</sub>	2 Y <sub>1</sub>	2 Y <sub>2</sub>	2 Y <sub>3</sub>
A B 15	×	×	×	×	0	0	1	1
A B <sub>14</sub>	×	×	×	×	0	1	0	1
A B <sub>13</sub>	0	0	1	1	×	×	×	×
A B 12	0	1	0	1	×	×	×	×

出力がLレベルとなる組合せ $\times$ 印は1、0いずれでもよい

ユーザ R A M の ベース・アドレスを 0 0 0 0 にする場合には 1  $Y_0$  、 2  $Y_0$  を  $U_{36}$  の入力とすればよいことがわかる。同様に O S R O M O ベース・アドレスを E 0 0 0 にする場合には、 1  $Y_2$  、 2  $Y_3$  を  $U_{37}$  の入力とすればよい。

OS ROMは 4 Kバイトをさらに 1 Kバイト単位に分割しており、このアドレス・デコードは A B<sub>11</sub>、A B<sub>10</sub>を U<sub>35</sub>に加えることによって行う。

OS RAMのデコードはAB<sub>15</sub>  $\sim$  AB<sub>8</sub> を直接 8入力NANDに加えることによって行う。 したがって、OS RAMの割り当てアドレスは固定であり、FF00 $\sim$ FFFFである。






図3.10 アドレス・デコーダ

 $U_4$ 、 $U_6$  はポート・アドレスのデコーダであり、各出力信号がLレベルになる条件を次の表に示す。 表で×印の個所は 0 、 1 いずれでもよいことを示しているが、 PIO、 CTC、 UART を選択する場合、これらの×印の信号は各デバイス側では確定している。


	*PIO	*CTC	*UART	*WR DE	*WRDF	*RDDE	*RDDF
$AB_7$	1	1	1	1	1	1	1
A B 6	1	1	1	1	1	1	1
A B 5	0	0	0	0	0	0	0
$A B_4$	1	1	1	1	1	1	1
A B 3	0	1	30 <sup>V</sup> 1	# 1	1	1	1
A B 2	0	0	01	01 <sub>88</sub> V	1	1	1
$AB_1$	×	×	0		1	1	1
AB <sub>0</sub>	×	×	×	0	1	0	1
*IORQ	×	×	×	0	0	0	0
*RD	×	×	×	1	1	0	0
*WR	×	×	×	0	0	1	1

#### 3-2-8 OS ROM

OS ROMはソケットにより実装し、27089イプのEPROMを最大 4 個まで装着できる。各EPROMは、アドレス・デコーダの出力信号 $*ROM_1 \sim ROM_4$  によって選択される。OS ROMとしてEPROMの代りに、2708とピン互換性のあるバイポーラPROMを実装することもできるが、この場合、 $K_3$  によって電源線を一部変更しなければならない。(表 3.10 参照) バイポーラPROMの例 LH-7055。

# 3-2-9 OS RAM

OS RAMとして2111タイプのスタティックRAMを2個使用している。このタイプのメモリは256×4ビットの構成である。OS RAMの選択信号である\*OS RAM SE L はアドレスFF00~FFFFの範囲でLレベルになり、これをメモリの\*CE1 端子に印加している。また、メモリの\*CE2 端子には\*MREQ、R/W端子には\*WR、OD端子には\*RD信号を印加している。



Hawaa Boa 23. 11 OS ROM

こしている。また、メモリの米でE。 端子には、MREQ、 B、W端子には米WR、OD場子に

\*OS RAM SEL \*MREQ U<sub>17</sub> \*WR  $AB_0$ CE<sub>1</sub> CE<sub>2</sub> R/W \*RD OD # 1 17 I/O1 I/O2 13 6 I/O3 7 AB7 14 I/0, A7  $U_{18}$  $DB_0$ A Bo AB<sub>1</sub> DB1. DB<sub>7</sub>

図3.12 OS RAM

ント放送であるするためのものである。 - ってはチェンネル<sup>\*</sup>の参々イントモードで使用しており、基本タロックはCPUに供給す 3-2-10 ユーザRAM

図3.13 にユーザRAMの回路図を示す。 $U_{16}$ 、 $U_{31}$  はデータ・マルチプレクサ74157であり、 $U_{14}$  は単方向バッファ8T97である。 $U_{23}\sim U_{30}$  は16ピン・タイプのダイナミックRAMであり、4027相当か4116相当のメモリを実装できる。 $U_{23}\sim U_{30}$  はソケットにより実装する。

 $U_{16}$  と $U_{31}$  は 1 6 ピンRAMのロー (Row) アドレスとコラム (Column) アドレスの切り 換えを行っており、その切り換えタイミングは $U_{50}$  の遅延時間を利用して行う。 4 KRAM (4 0 2 7 相当) ではロー・アドレスとコラム・アドレスは各々 6 ビットであるのに対し、 1 6 KRAM (4 1 1 6 相当) ではそれらは各々 7 ビットである。そのため、 $K_3$  のジャンパ線によって 6 ビットと 7 ビットの切り換えを行っている。

 $U_{14}$ 、 $U_{15}$ はダイナミック RAMの入出力端子を分離するために用いており、イネーブルになる条件は RAM SELがHレベル、かつ\*RD=Lのときである。

3-2-11 カウンタ/タイマ

図 3 . 1 4 にカウンタ/タイマの回路図を示す。 $U_{40}$  は Z=80 CTCであり、 $U_{11}$  は単方向バッファ 8 T 9 7 である。

CTCは4f\*ンネルのカウンタ/タイマ回路であり、各f\*ンネルのポート・アドレスは次のようになっている。 3.2.8 の表の<math>\*CTCの項参照。

チャンネル 0 D8

チャンネル1 D9

チャンネル2 DA

チャンネル3 DB

モニタではチャンネル 0 をタイマ・モードで使用しており、基本クロックはCPUに供給するクロックと同じ周波数 2.4576MHz としている。シリアル・クロック(SER CLK)は






図3.13 ユーザ RAM



ボー・レートに応じてこのクロックを分周することによって得ている。

図の $K_1$ 、 $U_{11}$ はボー・レートとモニタ管理の拡張  $I_{O}$  ドライバの指定に用いるものである。 プログラム・ジャンパ $K_1$  の状態はポート・アドレスDEに対する入力命令によりアキュムレータ Aに読み込まれる。この場合、アキュムレータ Aの内容は次の意味を持っている。ここでモニタ管理の拡張  $I_{O}$  ドライバとは、SM-B-80 Dのデータの入出力形式であるCI、CO、SI、SO、OI、OOに対する  $I_{O}$  装置もユーザ側で定義した場合を指す。これらユーザ拡張



の I/O 装置のドライバ・ルーチンをOS ROMの#2、#3に置き、上図アキュムレータA のビット 7 を 0 にすることにより、 I/O 装置をモニタ管理下に置くことができる。この動作については、4.2.2 I/O チャンネルの項において説明する。( $K_1$  の端子 7-10 を接続すると、ポートDEに対する入力命令を実行するとアキュムレータのビット 7 は 0 になる。)

3 - 2 - 12 パラレル I/O インターフェース

図3.15 はパラレル I/Oインターフェースの回路図である。 $U_{51}$ はZ80 PIOである。 PIOは汎用の I/O インターフェース用LSIであり、S1 ビットの I/O ポートとS2 本のハンド・シェーク制御線をS2 個(S2 個(S3 ート、S3 ートと呼ぶ) 有している。S4 ート、S6 のではS6 ポート、S7 ートに配線はしておらず、S7 を置とPIO間のインターフェース回路はユーザ側に委せられている。S7 ーザ領域にはS6 ピッDIP ICをS4 個まで置くことができる。

PIOには4個の8ビット・レジスタがあるが、これらに対するアドレスは次のように決まっている。3.2.8の表の\*PIOの項参照。

$$PIO$$
  $A ポート データ・レジスタ  $D_0$   $A ポート コントロール・レジスタ  $D_1$   $B ポート データ・レジスタ  $D_2$   $B ポート コントロール・レジスタ  $D_3$$$$$ 

 $PIOのM_1$  端子には $*MRSTE*M_1$  のAND信号を印加しているが、これは $M_1$  端子によりPIOのイニシャライズを行うためである。




図3.15 パラレル I/O インターフェース

図3.15 ハラレル 1/0 インターフェース

こ参せられている。ユーザ領域には16ピンDIP 10を4個生で得くことができる。

1〇には4個の8ピット・レジスタがあるが、これらに対するテドレスは次のように限まっ

PIO A#-1 F-8 105 Do

日ポート データ・レジスタ ・ D。

BR-F Sylphurby D3

PICOMI 第十には + MARST と \* MI のAND信号を印加しているが、CれはMi 第子に

図 3.14 、図 3.15 の $U_{48}$  、 $U_{56}$  により CTC 、PIO の  $F_{10}$  ・  $F_{10}$  ・  $F_{10}$  で  $F_{1$ 

# 3-2-13 シリアル I/O インターフェース

図3.16にシリアル I/O インターフェースの回路図を示す。 $U_{10}$  はUSART (Universal Synchronous Asynchronous Receiver Transmitter) 8251であり、 $U_8$  はライン・ドライバ 75188、 $U_9$  はライン・レシーバ 75189である。

8 2 5 1 のステータス・レジスタにおいて、Tx E、Rx RDY、Tx RDYビットがセット されると対応する出力端子T E、R R、T RがHレベルになる。これらのステータス・ビットに よりC P U に割り込みをかける必要がある場合、図に示す $K_1$  にジャンパ線を接続すればよい。 8 2 5 1 に対するポート・アドレスは次のように決まっている。

UART データ・レジスタ DC (注) コマンド・レジスタ DD

 $U_{13}$ はリーダ制御用のフリップ・フロップであり、この出力はポート・アドレス DF に対する入力命令によりセットされ、シリアル・データのL レベル(リーダから読み込まれたデータのスタート・ビット)によってリセットする。

シリアル I/O インターフェースはフラット・ケーブル用コネクタ  $J_2$  を介して行う。各インターフェース信号線の信号名、端子番号、信号説明を次の表にまとめる。(注)本マニュアルでは USART & EUART & EUART

## 3-2-14 その他

SM-B-80 Dのその他の回路を図3.17、図3.18に示す。図3.17はZ-80 CPUの各信号線である。図3.18はボードの電源回路図である。

図 3.19は SM-B-80 Dの部品実装図であり、表 3.1 は対応する部品構成リストである。




図3.16 シリアル I/O インターフェース





図3.17 Z-80 CPU 信号線







表3.1 SM-B-80D 主要部品構成リスト

表3			主要部品構		
番号	I C	番号	I C	番号	
$U_1$	LH-0081(PIO)	U <sub>48</sub>	SN74LS08N	R <sub>2</sub>	
$U_2$	SN 7 5 4 5 4 BP	U <sub>49</sub>	SN74LS32N	R <sub>2</sub>	
$U_3$	SN75454BP	U50	SN7404N	R <sub>2</sub>	$_{8}$ $^{3}$ $^{1}$ $^{4}$ $^{4}$ $^{4}$
U <sub>4</sub>	SN74LS155N	U <sub>51</sub>	SN74LS04N	R <sub>2</sub>	$_{9}$ $^{3}$ $^{1/4}$ W
$U_5$	SN74LS00N	U <sub>52</sub>	SN74LS74AN	R <sub>3</sub>	$_{0}$ $^{3}$ k $\Omega$ $^{1/4}$ W
$U_6$	SN74LS155N	U53	SN74LS74AN	R <sub>3</sub>	1 3 kΩ 1/4W
U <sub>7</sub>	SN74LS32N	U <sub>54</sub>	SN74LS74AN	R <sub>3</sub>	2 3 kΩ 1/4W
$U_8$	SN75188N	U <sub>55</sub>	SN74LS74AN	R <sub>3</sub>	$3 k\Omega 1/4W$
U <sub>9</sub>	SN75189N	U <sub>56</sub>	SN74367AN	R <sub>3</sub>	3 kΩ 1/4W
U10	i P8 2 5 1 (UART)	U57	MC 8T 2 6 P	R <sub>3</sub>	3 kΩ 1/4W
$U_{11}$	SN74367AN	U <sub>58</sub>	MC 8 T 2 6 P	R <sub>3</sub>	6 3 kΩ 1/4W
U <sub>12</sub>	SN74LS04N	U <sub>59</sub>	MC 8 T 2 6 P	R <sub>3</sub>	1 kΩ 1/4W
$U_{13}$	SN74LS74AN	U <sub>60</sub>	MC 8 T 2 6 P	R <sub>3</sub>	3 kΩ 1/4W
U14	SN7 4 3 6 7 AN	U <sub>61</sub>	SN74367AN	R	39 3 kΩ 1/4W
$U_{15}$	SN 7 4 3 6 7 AN	U <sub>62</sub>	MC 8 T 2 6 P	R <sub>4</sub>	
U <sub>16</sub>	SN74LS157N	U <sub>63</sub>	MC8T26P		
U <sub>17</sub>	LH-2111A4	U <sub>64</sub>	SN74367AN	番-	号 コンデンサ
U <sub>18</sub>	LH-2111A4	U <sub>65</sub>	SN74LS03N	C	
U <sub>19</sub>	LH-2708	U <sub>66</sub>	MC 7 9 0 5 CP	C,	
U <sub>20</sub>	LH-2708	U <sub>67</sub>	SN74LS00N	C	
U <sub>21</sub>	(LH-2708)	067		C	A constant like
$U_{22}$	(LH-2708)	番号	抵 抗	C,	
$U_{23}$	LH-4027-3	R <sub>1</sub>	220Ω 1/4W	C,	
	LH-4027-3		$3 k\Omega$ $1/4 W$	C	
U <sub>24</sub>	LH-4027-3	R <sub>2</sub>	$47\Omega$ $1/4W$	C	
U <sub>25</sub>	LH-4027-3 LH-4027-3	12.00	$47\Omega$ $1/4W$	C	
U <sub>26</sub>		R <sub>4</sub>		11 17 17 17 17	
U <sub>27</sub>	LH-4 0 2 7 - 3	R <sub>5</sub>	$47\Omega$ $1/4W$	C	
U <sub>28</sub>	LH-4 0 2 7 - 3	R <sub>6</sub>	220Ω 1/4W	C .	
U <sub>29</sub>	LH-4027-3	R <sub>7</sub>	$3 k\Omega$ 1/4W		
U <sub>30</sub>	LH-4 0 2 7 - 3	R <sub>8</sub>	$3 k\Omega$ 1/4W	C	$^{\prime\prime}$ 0.22 $\mu \mathrm{F}$
U <sub>31</sub>	SN74LS157	R <sub>9</sub>	220Ω 1/4W	317.	D 7 00 (th
U <sub>32</sub>	SN74LS30N	R <sub>10</sub>	$3 k\Omega$ 1/4W	番	
U <sub>33</sub>	SN74LS139N	R <sub>11</sub>	3 kΩ 1/4W	D	
U <sub>34</sub>	SN7 4 0 4 N	R <sub>12</sub>	3kΩ 1/4W	D	
U <sub>35</sub>	SN74LS139N	R <sub>13</sub>	3 kΩ 1/4W	J	
$U_{36}$	SN74LS02N	R <sub>14</sub>	3 kΩ 1/4W	J	プラット・ナーム
U <sub>37</sub>	SN7 4 L S 3 2 N	R <sub>15</sub>	3 kΩ 1/4 W	K	DIS02-016-402
U <sub>38</sub>	SN74LS04N	R <sub>16</sub>	3 kΩ 1/4W	K	DIG00 010 400
U <sub>39</sub>	SN74LS00N	R <sub>17</sub>	$3 \text{ k}\Omega$ 1/4W	K	71.4
U <sub>40</sub>	LH-0082(CTC)	R <sub>18</sub>	8 2 0 Ω 1/4W		W <sub>1</sub> AT y F MTM 1 0 6 F - R
U <sub>41</sub>	LH-0080(CPU)	R <sub>19</sub>	8 2 0 Ω 1/4W		W <sub>2</sub> AT JF MTM 1 0 6 D-R
U <sub>42</sub>	SN74LS10N	R20	$2 k\Omega$ 1/4W	P	チェック端子
U43	SN74LS00N	R <sub>21</sub>	2kΩ 1/4W	1	
U44	SN74LS132N	R <sub>22</sub>	1 kΩ 1/4W	P	
U45	SN7404N	R23	3 kΩ 1/4W	X	T 水晶振動子 4.9 1 5 2MHz
U46	SN74LS32N	R <sub>24</sub>	3 kΩ 1/4W		
U47	SN74LS02N	R <sub>25</sub>	330Ω 1/4W		

(注1)  $U_1, U_{19} \sim U_{30}, U_{40}, U_{41}$ はICソケット実装 (注2) U21, U22 はオプション (注3)  $U_{23} \sim U_{30}$ LH-4027-3 (LH-8H01A) LH-4116-3(LH-8H01B) (注4) K<sub>1</sub>~ K<sub>3</sub> は I Cソケット 実装 (注5) 実際の製品では各部品は 相当品に変更する場合が ある。

信 号 名	J2番号	信 号 説 明
GND	1 13	接 地 線
R S (+)	6	リーダ・ステップ リーダ・オン時に RS(+)、RS(-)を通じて電流
RS(-)	1 6	が流れる。(+12 Vで直列抵抗94Ω)
CARRIER	15	20mASEND信号と同一信号。20mASEND端子開放時は本
DETECT		端子は+12Vである。電流ルーブ使用の場合、UARTの送信デー
Stitosi (191)	anh.	タありの状態 (スペース )でHレベル、なしの状態 (マーク )でLレ (注1) ベルとなる。
20 mA SEND	2 4	20mA電流ループでTTY(ASR-33)を使用する場合、本信
20 mA SEND RET	25	号を用いる。UARTの送信データがマークの状態でループ電流オン。
		スペースの状態でループ電流オフとなる。
20mA REC	22	20 mA電流ループでTTY(ASR-33)を使用する場合 本信
20mA REC RET	23	号を用いる。TTYからの送信データがマークの状態で端子22はL
		レベルに、スペースの状態でHレベルになっている。
TRANS DATA	3	RS-232C規格で、端末装置からデータが送られてくる場合に用
, t # 31		いる入力端子。受信データがマークの状態でLレベルに、スペースの
		状態でHレベルになっている。
REC DATA	5	RS-232C規格で端末装置へデータを送る場合に用いる出力端子。
		送信データがマークの状態でLレベルに、スペースの状態でHレベル
		になっている。
DSR	11	UARTのDTR信号の反転信号。RS-232C規格。出力。
(Data Set Ready)		UART(8251)のコマンド ビット1をセットするとDTR
		= 0 となる。
CTS	9	UARTのRTS信号の反転信号。RS-232C規格。出力。
(Clear To Send)		UARTのコマンド ビット5をセットするとRTS=0となる。
DTR	1 4	本信号の反転信号がUARTのDSRに等しい。RS-232C規格。
(Data Term Ready)		入力。UARTのDSRをLレベルにするとステータス ビット7が
		セットされる。
RTS	7	ボード上のチェック端子(記号TTY)の結線状態により動作が異なる。
Request To		TTY A-C結線;RTS信号 無効
Send		A-B結線; RTSの反転信号=UARTのCTS
9		本信号はRS-232C規格で 入力信号である。
		なお、UARTのCTS信号はCTS=Lでデータ送信可能。
		CTS=Hでデータ送信不可(但し コマンド TxEN=1とする)



3-3 バス信号

SM-B-80Dに入出力するバス信号線の一般仕様を次に示す。 一般仕樣 (1) 信号の論理 負論理 アドレス 負論理 但し、デージー・チェーン制御線(IEI、IEO)は正論 制御線 負論理 理とする。 (2) 信号のレベル 入力信号 TTLコンパティブル 出力信号 TTLコンパティブル バス信号線の機能説明を表3.2に、また、バス信号一覧表を表3.3に示す。

-46-

信号名	端子番号	機能説明	信号方向
+ 5 V	1. 2. 3. 51.52.53	電源+5 V	入力
+ 1 2 V	5. 55	電源+12V	入力
*CK/TG1	6	ClocK/TriGger 1 この信号の反転信号が、 Z-80 CTCの	入力
	2 × 25 × 2	$CLK/TRG_1$ に印加される。信号として、 $CTC$ チャンネル $1$ の外	Lレベル
	SANTENS	部クロックか、タイマ・トリガ信号を印加する。	アクティ
$*zc/To_1$	7 7	Zero Count/Time Out 1 CTCのZC/TO1出力	出力
	大下 トマ湖	の反転信号である。	Lレベル
	1 報題 60 万	- クロックを使用する場合、チェック・ビン場子5. CL	アクティブ
*CK/TG2	8	ClocK/TriGger 2 この信号の反転信号がCTCのCLK/	入力
	(2016	TRG2 に印加される。信号として、CTCチャンネル2の外部クロ	Lレベル
ab-dH	5 水も出海	ックか、タイマ・トリガ信号を印加する。	アクティブ
*ZC/TO2	9	Zero Count/Time Out 2 CTCのZC/TO1出力	出力
	N 10 11	の反転信号である。	Lレベル
distributed in	^d 08 −8	# JE OTRANS DATA 報子哲分に同じ。SM-1	アクティブ
*CK/TG3	·10	ClocK / TriGger 3 この信号の反転信号がCTCのCLK/	入力
0.(m)x	Satur	TRG3 に印加される。信号としてCTCチャンネル3の外部クロッ	Lレベル
way !	5 ah 214 —	クか、タイマ・トリガ信号を印加する。	アクティブ
*MRESET	1 1 1 B	Master RESET スイッチS1によりSM-B-80 Dをマニ	入出力
15.		ュアル・リセットすると、本信号は"L" レベルとなって出力するの	
(U.X.	36+314	で、本信号を用いて外部装置を同時にリセットできる。また、本信号	Lレベル
about J	.RE .6	を外部から "L" レベルにすることによりSM-B-80 D内部をリセ	アクティブ
7 25 . 7		ットできる。この場合、"L" レベルの期間SM-B-80 D内部はリ	
TU.	SALTE	セット状態にある。オーブン・コレクタ出力。	
kDEBUG	1 2	DEBUG 通常入力として使用される。本信号が "L"	入(出)力
825 9 13	March J	レベルの期間、アドレスの上位3ビット(AB15、AB14、AB13)	, , , , , , , , , , , , , , , , , , , ,
t. 222 -	crce	は強制的に1になる。したがって、本信号と*MRESETに同時に	Lレベル
	,5 1	"L" → "H" の信号を与えることにより、スイッチS2 に関係なく	アクティブ
din d	40193	モニタを E000Hからリスタートできる。S2をオンにすると	
	MIBIN	*MRESETと同一極性の信号が出力する(この場合、オーブン・	
705.7	工 古田 5	コレクタ出力)。	
Ø	62	Clasta Option MAD and Service Control of the Contro	出力
		出力信号。	4.5

信号名	端子番号	機能説明	信号方向
EXCLK	13	EXternal CLock 外部クロックにより CPUを動作させる場合、この端子からクロック信号を供給する。この端子に	入力
		加えられた信号の反転信号がCPUに印加される。なお内部クロックと、外部クロックの切換えはチェック・ピン端子 ØCLKの配線によ	
	37 J 08	り行う。 V のはX OV DOS i saxDisT (Xool) カーリ	*CR/IC
XSCLK	63	eXternal Serial CLocK 外部シリアル・ク ロックにより UART 8251を動作させる場合、この端子から	入力
	H <sub>I</sub> OT\	シリアル・クロック信号を供給する。通常8251のシリアル・クロックは CTCのZC/TO <sub>0</sub> 出力を用いているので、外部シリアル	
	VNI DO	・クロックを使用する場合、チェック・ピン端子S.CLKの 配線を変更する必要がある。	
REC. DATA	1.4	RECeived DATA at terminal コネクタ J2 のREC DATA端子信号に同じ。SM-B-80 Dから送出される	出力 Hレベル
供担	THIOT	シリアル・データ信号。	アクティブ
TRANS. DATA	64	TRANSmitted DATA from terminal コネクタ J2のTRANS DATA 端子信号に同じ。SM-B-80 Dへ	入力 Hレベル アクティブ
t A	/MID®	送出されてくるシリアル・データ信号。	O 10 178, 27
*DDIS	- 15	Driver DISable この端子を "L" レベルにすることにより、データ・バッファのドライバ出力はトライステートになる。	入(出)力 Lレベル
	こを全日 ()	通常この端子データ・バッファの内部ドライバ制御信号が出力している。 オーブン・コレクタ出力。	アクティフ
*RENB	65		入力 Lレベル アクティフ
IEI		Interrupt Enable In 本信号はプルアップされており、 バッファ後 CTCのIEI入力に印加されている。 デージー・チェーン接続で、CTCよりも割り込み優先レベルの高い	入力 Hレベル
	こが同コーフンを開発		アクティフ
IEO	70	Interrupt Enable Out SM-B-80D内のPIOより も割り込み優先レベルの低い装置がある場合、その装置のIEI端子 に本信号を印加する。PIO以上の装置に割り込みがある場合、本信	出力 Hレベル アクティフ
	0.1938-1	号は"L"レベルとなる。	

信号方向		明	説	機	Re	端子番号	信号名
入出力	LH	nal IN	resU y	18世年1	Address	,8 d o #1	アドレス
	用状態(*B	ない通常の使	かかっていな	バス・リクエスト	CPUR	F 65 G 0 H	
Lレベル	刀の反転信号	のアドレス出	号はCPUの	"H" )では、本	USAK=	grave t	
アクティブ	S A K = "L"	カレ、*BU	エストが入力	CPUにバス・リ	に等しい。	1000	
BUSAK		る。	テートとなる。	本信号はトライ・	となると、	るかがれる	
	t*BUSA	そのドライバ	性であり、そ	・バッファは双方	アドレス	EM2 XIL	
	・ステート	"L" でトラ	USAK= "	でイネーブル、米	K= "H"	SUSAK	
2	イネーブル、	o ~A11は常	ては、 <b>米A</b> 0・	る。レシーバにお	になってV	Q S S	
	ブルになる。	ときのみイネ	= "L" のと	115 は米BUSA	*A12 ~	- year	
	モリをアク	B- 80 D内の	から S M- B-	することにより外	このように		
				とができる。	セスするこ	Des VIII	
LIAH	A7 *A8		A3 *A4 *A	A <sub>0</sub> *A <sub>1</sub> *A <sub>2</sub>		右参照	
		*A14 *A15	A12 *A13 *A	A9 *A10 *A11	*		
	75 26	74 25	3 24 7	2 72 23			
1 IV)		29 79	8 78 2	6 27 77	, - Ct 6.0 t	M 5.55	
入力	バッファ後	プされており	はプルアップさ	本信	WAIT	3 0	₩WAIT
Lレベル				AIT端子に印加	CPUOW		
アクティブ				常のクロック・サ	CE SE AND AND AND	1SAK=	
				L" レベルにする	L THE BLUE	* * )	
				ト状態が挿入され	MAN THE STATE OF T	共SI面各G	
入力	ており、バ	プルアップさ	本信号はプバ	Ouest	BUS R	80	*BUSRQ
Lレベル				CPUOBUSR	3 11	80	快加
アクティブ				ワアドレス出力、	1 7 2 2 2 4 4	MARKET	
,,,,,,				ン ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	ALC: DESP. MI	S-11 "11"	F1460
				" レベルにする	-31BH/X	用さって。	
				t M <sub>2</sub> 又は M <sub>3</sub> )。	900		
	I de la			ドレス出力、制御	Land Control of the C	2003	0.75
7.4		V40 - 60	20000	TOBECOV	NMI f	3.1	*NMIU
入力			ユーザ用のN		2-68 A	31	N.1111 1 U
Lレベル				ベルにすると、		,547 es	
アクティブ				Fの状態に関係。		2013	供出
	ルを経て	3の退避サイ:		ダミーサイクル	to the State of the State of	20年31会会	44-4.1
			と始める。	066 Hから実行	Crui	国宝发起。	4,452
						18 N	,

信号名	端子番号	機能説明	信号方向
*INTU	81	INT for User ボード外部からのINT信号である。 通常 $I/O$ からの割り込み信号として使用する。 $C$ $P$ $U$ $U$ $V$	入力 Lレベル アクティブ
TATE	$^{N}J^{N}=\mathcal{H}J^{N}$	にすると現在実行中の命令完了後にCPUは割り込み動作に入る。	
*BUSAK	34	BUS Aknowledge $*BUSRQが "L"$ レベルになる $\&CPU$ は現在実行中の命令のマシン・サイクル( $M_1$ 又は $M_3$ )の完了後に $*BUSAK$ を "L" レベルとする。 $*BUSAK$ が "L" レベルになると制御出力( $*M_1$ **RFSH **RD **WR **MREQ **IORQ)、及びアドレス出力( $*A_0$ ~*A15)はトライ・ステートになる。	出力 L レベル アクティブ
*HALT	84	HALT命令を実行すると本信号は"L"レベルになり、同時にHALTランブが点灯する。	出力 Lレベル アクティブ
* M <sub>1</sub>	35	$M_1$ 本信号は $CPUoM_1$ 出力をバッファしたものである。 $M_1$ サイクルの命令コードのフェッチの期間 本信号は"L" レベルになる。本信号のバス・インターフェイスは双方向性バッファを用いており、ドライバは $*BUSAK=$ "H"でイネーブル、 $*BUSAK=$ "L"でトライ・ステートとなる。また、レシーバは常にイネーブルになっており、 $*M_1$ はレシーバ経由で $SM-B-80$ D内の各部に供給される。	出力 Lレベル アクティブ
*RFSH	85 	ReFreSH 本信号は $CPU \sigma RFSH$ 出力をバッファしたものである。ダイナミック・メモリに対するリフレッシュ・アドレスが $CPU \sigma FFV \sigma FV \sigma FV \sigma FV \sigma FV \sigma FV \sigma FV \sigma $	出力 L レベル アクティブ
* R D	36	ReaD 本信号は $CPUoRD$ 出力をバッファしたものである。 $CPU$ がメモリ又は $I/O$ 装置からデータを読み出す場合に、本信号は $L''$ レベルになる。本信号のバス・インターフェースは双方向性バッファを用いており、動作は $+M_1$ と同じようになっている。	出力 Lレベル アクティフ
*WR	86	WRite 本信号は $CPUoWR$ 出力をバッファしたものである。 $CPU$ がメモリ又は $I/O$ 装置へデータを書き込む場合に本信号は $^{\text{L}''}$ レベルになる。本信号のバス・インターフェースは双方向性バッファを用いており、動作は $*M_1$ と同じようになっている。	出力 L レベル アクティブ

信 号 名	端子番号	機能説明	信号方向
*MREQ	37	Memory REQuest 本信号はCPUのMREQ出力をバ	出力
	26 40	ッファ したものである。本信号が "L" レベルになることによって、	Lレベル
	AN TO	メモリの読み出しや書き込み動作でアドレス・バス上に正しいアドレ	アクティブ
		ス情報が出力していることがわかる。本信号のバス・インターフェー	
	6-x 67	スは双方向性バッファを用いており、動作は $*M_1$ と同じようになっ	
	le os	ている。	1 + 3
*IORQ	87	Input / Output ReQuest 本信号はCPUの	出力
	82	IORQ出力をバッファしたものである。本信号が"L"レベルにな	Lレベル
	833	るのは次の場合である。	アクティブ
	He ⊅à	① I/O装置の読み出しや書き込み動作で、アドレス・バスの下	5 * 2
	85 981	位8ビット上に正しいアドレス情報が出力している期間。	3-8 In
	Vici as	② CPUが割り込みを受け付け、割り込み応答ベクトルをデータ	178 21
	1 - 18	・バス上に乗せてもよいことを示している期間。	ds 2
	8.8	本信号のバス・インターフェースは双方向性バッファを用いており、	xa Ex
	6.8	動作は $*M_1$ と同じようになっている。	3 M ( )
	0.0	Data 本信号は双方向性のバッファ(反転)を経由して	7 (1) +7
データ	1.0		入出力
	læj se	CPUのデータ端子に接続している。双方向性のバッファのうち、レ シーバは米RENBによって制御され、米RENB= "L" でイネー	Lレベル
	1 % 5'0	ブル、米RENB= "H"、または開放でトライステートとなる。一	アクティフ
	1 % 1 1 6	day by the last the l	- 81
	18 80	方、ドライバは、米DDIS又は内部ドライバ制御信号によって制御	24 02
	c -   ag	され、いずれかが "L" レベルになるとトライ ステートになる。ド	111
	9.7	ライバがイネーブルになるのは、米DDIS= "H" かつ内部ドライ	Ar cs
	10 86	バ制御信号= "H" のときであり、内部ドライバ制御信号= "H" と	AA ES
	99 61	なる条件は次のいずれかの場合である。	Aw To
	001	① 米MREQ又は米IORQが "L" レベルであり、かつ米M <sub>1</sub>	AR TES
		米BUSAK 米RDがいずれも"H" レベルのとき。	
		② $*RFSH="H"$ かつ $*RD="L"$ かつ $*MREQ="L"$	7 - 75 1
		であり、SBC上のいずれかのメモリがアクセスされたとき。	( ±)
	右参照	記号 *D <sub>0</sub> *D <sub>1</sub> *D <sub>2</sub> *D <sub>3</sub> *D <sub>4</sub> *D <sub>5</sub> *D <sub>6</sub> *D <sub>7</sub>	4.11
	1 2 /11	£'	
- 1 2 V	46. 96	電源 -12V	入力
GND	48. 49. 50		
	98.99. 100	接 地 線	

表 3. 3 バス信号一覧表

					1997		
端 子 号	信号名(部品名)	端子	信号名(配線名)	端子号	信号名(部品名)	端子号	信号名(配線面)
1	+ 5 V	51	+ 5 V	26	*A8	76	*A9
2	+ 5 V	5 2	+ 5 V	27	<b></b> ★ A <sub>10</sub>	77	*A <sub>11</sub>
3	+ 5 V	53	+ 5 V	28	*A <sub>12</sub>	78	*A <sub>13</sub>
4	- 23 5 5	5 4	14.0 年 10 作业 和	29	*A 14	79	*A <sub>15</sub>
5	+ 1 2 V	5 5	+ 1 2 V	30	*WAIT	80	*BUSRQ
6	*CK/TG1	56	Tel. 12	3 1	*NMIU	81	*INTU
7	*ZC/TO1	57	のである。本語等	3 2	マンタボ 田 Q ボ O R	82	
8	*CK/TG2	58		33	do al Romando	83	
9	*ZC/TO2	59	・数と込み動作で、	3 4	*BUSAK	84	*HALT
10	*CK/TG3	60	UR BEAR WEST	3 5	<b>*</b> M₁	85	* R F S H
11	*MRESET	61	MARIER THE	36	*RD	86	*WR
12	*DEBUG	62	Ø ADJASS	3 7	*MREQ	87	* I O R Q
13	EXCLK	63	XSCLK	38	ヒト・エムの存動の	88	
14	REC DATA	6 4	TRANS DATA	3 9	DIFFE FIRST STREET	89	
15	*DDIS	6 5	*RENB	40		90	
16		66	のお前でなっるの	41	FW v - v room	91	
17	4 - 2 - 2 - 2 - 2 - 2 - 2 - 2 - 2 - 2 -	67	WINESE WITH SERVING	42	*D <sub>0</sub>	92	*D1
18	5.05	68	Self will the same	43	*D2	93	*D3
19	変数 アー	6 9	Service of State of the State o	4 4	*D4	94	*D5
20	IEI	70	IEO	45	*D6	95	*D7
21	> 5 3 30 4	71	C + O D I S = V	46	-1 2 V	96	- 1 2 V
22	<b></b> ★ A <sub>0</sub>	72	*A1	47	· · · · · · · · · · · · · · · · · · ·	97	
23	*A2	73	* A 3	48	GND	98	GND
24	*A4	74	*A5	4 9	GND	99	GND
2 5	*A6	75	*A7	50	GND	100	GND

(主) \*\*\* \*\*\* \*\*\* \*\*\* \*\*\* \*\*\* \*\*\* \*\*\* (主) \*\*\* \*\*\* \*\*\* (主) 米記号は "L" レベルで有効 (active)になる意味であり、信号名の上に (bar)記号をつ 

CND

-52-

#### 3-4 動作モードの選択

SM-B-80 Dではプログラム開発の用途だけでなく、他の種々の用途にも対処できるように 各種の動作モードを選択できる機能を有している。これらの選択は大別するとラッピング端子の 配線による方法とプラットホーム端子の配線による方法に分類できる。

## 3-4-1 ラッピング端子による方法

ボード上には3 ケ所のラッピング個所があり、通常ラッピング配線によって動作モードの選択を行う。この方法により選択する動作モードとしては、システム・クロックの内部、または外部供給の切換え、シリアル・クロックの内部、または外部供給の切換え、 $TTY \ge RS - 232C$ インターフェースの切り換えが行われる。これらの動作モードの選択法を表 3.4 に示す。

# 3-4-2 プラットホーム端子による方法

 $K_1$  によってボー・レートの選択、拡張  $I_{O}$  ドライバ・ルーチンのモニタ管理の有無、及び シリアル  $I_{O}$  インターフェースからの割り込み制御の有無を指示できる。これらの設定法を表 3.5、表 3.6、表 3.7 に示す。

 $K_2$  によってユーザRAM、OS ROMのベース・アドレスを選択できるが、この設定法について表 3.8 にまとめる。

 $K_3$  によってユーザRAMの4Kバイト、1.6Kバイトの選択、及び OS ROMのEP ROM、PROMの選択ができる。表 3.9、表 3.10にこれらの切り換え法を示す。

インターフェースの切り換えが行われる。これものも作も一ドの選択技を実3.4に示す。

(ジャンパ端子) の一般 4 - オース・ストール

項 目	ボード上記号	<b>治</b>	線	法	
	1.3	S Ø. CLK	0-11	4-11	4 6 6
	0	10			
システム	~ 01 K	-00	内部クロッ	ク使用時 I-C	結線
クロック	Ø. CLK	C		ク使用時 E-C	結線
		E		- C 結線)	
	0	S. CLK		1200	1.01
	1	0	中型、川マ	0.018	
シリアル	0	I		ルークロック使用時 I-C	結線
クロック	S. CLK	C	外部シリア	ル クロック E-C	結線
		————— E		- C 結線)	
			<b>北京</b> 1-5	288. 4	
CTS接地	тту	oc oc	TTY使用	時 A-C 結線	
013按地	111	B A	その他の場	合 A-B 結線	
		75189 側 T T Y 825	1側 (出荷時A	- C 結線)	
			(注) B-Cを	結線してはならない。	0

表 3. 4 ラッピング端子結線法

20年期費

三 妊娠 1/6 ドライバ・ルーチンの使用法

	100	K <sub>1</sub> 端 子 番 号 (ピン)				
ソケット ボー・1	ボー・レート	6 - 1 1	5 - 1 2	4 - 1 3		
	1 1 0	0	0	0		
	1 5 0	0	0	1,13		
	3 0 0	0	1	0		
17	6 0 0	0	1	1		
$K_1$	1 2 0 0	1	0	0		
	2 4 0 0	1	0	1		
	4 8 0 0	1	1	0		
	9600	1 -	1	1		

0:端子開放

1:端子接続

表 3.5 ボー・レート設定法

ソケット	EPROM #3, #4	K1 端子番号	説明
	汎 用	7-10 開放	EPROM#3、#4を汎用の用途として使用できる。 (出荷時このモード)
К1	K <sub>1</sub> 拡張 I/O ドライバ・ルーチン用	7-10 接続	EPROM#3;#4を拡張 I/O ドライバ・ルーチン用として用い、そのエントリ・アドレス、ニモニックをモニタで管理する。

表 3.6 拡張 I/O ドライバ・ルーチンの使用法

ソケット 割り込みの種類	K <sub>1</sub> 結	線法	
	日 り との の 住 規	割り込みあり	割り込みなし
К101	Transmitter Ready (TR)	1-16 接続	13-16 接続
	Receiver Ready (RR)	2-15 接続	13-15 接続
	Transmitter Empty (TE)	3-14 接続	13-14 接続

(注) 本ボードの通常の使用法 では割り込みなしの状態に結線する。 出荷時割り込みなしの状態に結線されている。

表 3.7 シリアル・インターフェイスの割り込み

ソケット	4 Kバイ	F RAM	1 6 K	1 F RAM	4 K × ×	f b ROM
7 7 7 1	ベース・アドレス	K <sub>2</sub> 結線法	ベース・アドレス	K <sub>2</sub> 結線法	ベース・アドレス	K <sub>2</sub> 結線法
	0 0 0 0	5-15 . 1-16	組修性)	(FER 80	0 0 0 0	5-9 . 1-1
	1000	5-15 . 2-16	0.0.0.0		1000	5-9 . 2-1
	2000	5-15 . 3-16	0 0 0 0	5-15-16	2000	5-9 . 3-1
	3 0 0 0	5-15 . 4-16			3 0 0 0	5-9 . 4-1
	4 0 0 0	6-15 . 1-16			4 0 0 0	6-9 . 1-1
8.6	5000	6-15 . 2-16		4000 6-15-16	5000	6-9 . 2-1
	6000	6-15 . 3-16	4 0 0 0		6000	6-9 . 3-1
	7000	6-15 . 4-16			7000	6-9 . 4-1
K <sub>2</sub>	8000	7-15 . 1-16	PROMONE	- EPECM,	8 0 0 0	7-9 . 1-1
11. 2	9000	$7 - 15 \cdot 2 - 16$		7-15-16	9000	7-9.2-1
	A 0 0 0	7-15 . 3-16	8000		A 0 0 0	7-9 . 3-10
	B 0 0 0	7-15 . 4-16			B 0 0 0	$7-9 \cdot 4-10$
	C 0 0 0	8-15 . 1-16			C 0 0 0	8-9 . 1-10
	D 0 0 0	8-15.2-16	0.000	0 15 16	D 0 0 0	8-9 . 2-10
	E 0 0 0	8-15 . 3-16	C 0 0 0	8-15-16	E 0 0 0	8-9 . 3-10
	F 0 0 0	8-15 . 4-16			F000	8-9 . 4-10

(注) モニタ使用時4KバイトROMのベース・アドレスは、E000とする。 RAMのベース・アドレスは、通常000とする。出荷時 ROMはE000、RAMは0000になっている。

表3.8 RAM/ROMのベース・アドレス設定法

ソケット	ダイナミックRAM	12	K <sub>1</sub> 結	線 法	
	J 25 AS AS DE RM - 1 C	CASAL (LIS)			
	4 K RAM (4027 相当)	6 - 1 1	5 - 9	7 - 8 - 3	T
	16K RAM (4116 相当)	5 - 1 2	6 - 1 1	7 – 9	8 - 1 0

表 3. 9 4 K R A M 、 1 6 K R A M の 切換え法

ソケット	EPROM/PROM	K <sub>1</sub> 結 線 法
1 . e - 8 . 1 . e - 8 . 1 . e - 8 . 1 . e - 8 . 1 . e - 8 . 1 . e - 8 . e -	EPROM (2708 相当)	1-16 2-15 3-14 (出荷時 との結線になっている)
К3	PROM (注)	3-16 4-15 4-14 4
	0008.	8.00.0 5-15. 1-18

(注) バイポーラ PROMで2708とピン互換性あり 例 LH-7055

表 3.10	EPROM,	PROMOD		

(注) モニタ使用時 1 X バイト社 GM のペース・アドレスは、E0 0 0 とする。

出海時 ROMREOOO, RAMISOOOCCCOTUS.

表3.8 RAM/ROMOベース・アドレス設定法

# 4. ソフトウェア

4. 及び 5. は SM-B-80 Dのソフトウェア 特にモニタの動作とその使用法について述べる。 なお、ここで説明するモニタの機能は、 $2 \, \mathrm{K}$  バイト モニタ( $V \, 1.1$ )に関するものである。 ( $2 \, \mathrm{K}$  バイト モニタの製品名は  $L \, \mathrm{H}$  -  $8 \, \mathrm{S} \, 0 \, 3 \, \mathrm{P}$  又は  $L \, \mathrm{H}$  -  $8 \, \mathrm{S} \, 0 \, 3 \, \mathrm{E}$  である。)

# 4-1 構 成

4-1-1 メ モ リ

SM-B-80 D全体のメモリ・マップについては既に 2.2 において説明した(図 2.3 参照)ので、ここでは特にモニタに関連するメモリ領域のマップについて詳しく述べる。

モニタが関係するメモリ領域としては、 $E000\sim EFFF$ のアドレス範囲のOS、ROM、及び FF00~FFFFのOS RAM領域が挙げられる。

- OS ROM領域には2Kバイトのモニタ・プログラムが入っている。(オプション)
- OS RAM領域は 256 バイトの容量であり、モニタではこの領域を次の用途に使用している。OS RAMのメモリ・マップを図 4.1 に示す。
  - (1) 一時データ退避用
  - (2) モニタ用スタック
  - (3) ユーザ用スタック
  - (4) ユーザ定義ニーモニックの記憶
  - (5) ユーザCPUレジスタ内容の記憶

ユーザ・プログラムのCPUレジスタ内容はOS RAMの $FFE6 \sim FFFF$ の範囲に退避されるが、そのメモリ・マップを図4.2に示す。

# 4-1-2 I/O ポート

モニタでは  $I_{O}$  ポート・アドレスとしてDO~DFの範囲を使用している。本ボードでは、0.0 ~CFのポート・アドレスをユーザ側に開放しており、DO~FFをシステム側で使用、またはリザーブしている。この様子を図 4.3 に示す。

 $DO\sim DF$ により指定されるポートとして既に述べたように、PIO、CTC、 UART、及び モニタ・コマンドを制御するためのハードウェア信号(例 NMID)等が挙げられる。ポート・アドレス $DO\sim DF$ で指定されるこれらのバイト・データの各ビットの意味について次に簡単にまとめる。




図4.1 OS RAM メモリ・マップ -60-

OS RAM 対応するニーモニック


With	The same of the sa	BASTS SEAS
FFFF	PCH	
FFFE	PCL	·PC
FFFD	A	· A
FFFC	F	· F
FFFB	I	· I
FFFA	IFF	·IF
FFF9	В	• B
FFF8	C	· C
FFF7	D	• D
FFF6	E	• E
FFF5	Н	· H
FFF4	L	· L
FFF3	A'	· A'
FFF2	F'	· F'
FFF1	B'	• B'
FFF0	C'	· C'
FFEF	D'	• D,
FFEE	E'	· E'
FFED	H'	· H'
FFEC	L'	* - * L' * * * *
FFEB	IXH	
FFEA	IXL	• 1 X
FFE9	IYH	4 82 19 10
FFE8	IYL	·IY
FFE7	SPH	現地の間マーニ : 東 間 マーニ (主)
FFE 6	SPL	JEST CE S PESI A TAX

(注) ユーザRAMに割り当てられたアドレスは、対応するニーモニックにより 直接に指定することができる。

・はドット(ASCII 2E)。 'はASCII 27である。

図4.2 ユーザ C PU レジスタのメモリ・マップ

(アドレス)




(注) ユーザ開放: ユーザ側で使用可能な I/O ポート・アドレスシステム 使用: モニタで使用している I/O ポート・アドレスシステム・リザーブ: 将来システムで使用予定の I/O ポート・アドレス

図4.3 I/Oポート・アドレス


-62-

## (PIO)




ポートA コントロール  $D_1$  ポートB コントロール  $D_3$ 

#### (1) モード設定




 $M_1$  、 $M_0$  でP I Oの動作モードを指定する。

#### (2) 割り込み制御



(3) データの方向(モード3のみ)




ビット単位にデータの入出力方向を指定できる。(1:入力、

0:出力)


この指定はモード3指定後、同一ポートへの始めての書き込み時 に上記データを書き込むことにより行う。

(4) マスク(モード3であり、割り込み制御ビット4=1のときのみ有効)




各ビットが割り込み発生の要因となるかどうかの指定を行う。 (1:割り込みに関係しない、0:割り込みに関係する) この指定は割り込み制御ビット=1のとき、次にこのポートへ書き込むデータによって行う。

(5) 割り込みベクタ



(注) 詳細は Z-80 PIO テクニカル・マニュアル参照のこと。



#### (2) 時定数の設定



-MODE

このフォーマットのとき、上位5ビットで割り込みベクタを指定する。チャンネル0のベクタを指定すると、チャンネル1.2.3のベクタは2バイト間隔で自動的に決まる。

出力

-RANGE (USED IN TIMER


- INTERRUPT ENABLE

MODE ONLY)

(注) 詳細はZ-80 CTCテクニカル・マニュアル参照のこと。


( UART )

8 2 5 1 F - 9 DC



8 2 5 1 コントロール DD

(1) モード命令の定義



S 2	$S_1$	ストップ・ビット数
0	0	>
0	1	1ビット
1	0	1 1/2 ビット
1	1	2ビット


L 2	$L_1$	キャラクタ長
0	0	5 ビット
0	1	6ビット
1	0	7ビット
1	1	8ビット


В	B <sub>1</sub>	ボーレート
0	0	><
0	1	8 1 ×
1	0	1 6 ×
1	1	6 4 ×

このフォーマットのとき、上位らビットで 割り込みベラタを指定する。チェンネルウ のベッタを抵定すると、チェンネルモ2.8

のベクタは2ベイト関補で自動的に決まる。

# (2) コマンド命令の定義






(1) NMI制御



(2) ボー・レート、拡張 I/O ドライバ・ルーチン



拡張 I/O ドライバ・ルーチン を EPROM # 2、 # 3 に置き、 それらをモニタで管理する 場合、 COE(y)トを OE(y) にする。

b <sub>2</sub>	b1	b <sub>0</sub>	ボー・レート	
0	0	0	9600	
0	0	1	4800	
0	1	0	2400	
0	1	1	1200	
1	0	0	6 0 0	
1	0	1	3 0 0	
1	1	0	150	
1	1	1	110	


- (3) リスタート・アドレス上位 3 ビットのリセット ポート・アドレス DE の読み出し この場合、読み込まれた内容は本項目に対して意味を持たない。
- (4) リーダ・ステップ制御

ポート・アドレス DF の読み出し

リーダ・ステップ制御用のフリップ・フロップはポート・アドレス DFに対する読み出しによってセットされる。この場合、読み込まれた内容は本項目に対して意味を持たない。

4-1-3 ゼネラル・フロー

2 Kバイト・モニタのゼネラル・フローを図4.4 に示す。



-69-

#### 4-2 機 能

4-2-1 ニーモニックの定義

モニタでは、特定のアドレスをニーモニックで表現することができる。ニーモニックには前もってシステムで登録されているものと、ユーザ側で定義するものがある。ニーモニックはドット・(ASCII 2E)とそれに続く2文字以下の英数字により表現する。

[例]

- A
- · PC
- · SP

ニーモニックにはバイト・ニーモニックとダブル・バイト・ニーモニックがあり、前者は1 バイトのメモリ・データを表現する。後者は連続する2 バイトのメモリ・データを表現する。上記の例では・ $\Delta$  はバイト・ニーモニック、・P C ・S P はダブル・バイト・ニーモニックである。表 4.1 はシステムで登録されているニーモニックの一覧表である。これらのニーモニックにより、特定のアドレス、またはその内容を参照することができる。

[例]

- · A/12
- · PC/ABCD
- · SP/FFB4
- A = F F F D / 1 2
- PC = FFFE / ABCD
- SP = FFE6/FFB4

ューザ側でニーモニックを定義する場合、通常、モニタのメモリ変更コマンドを用いて OSRAM内のUSER領域に文字コードとアドレス値を設定することによって行う。この場合、USER領域の最下位アドレス、FF48からアドレス増加方向に文字コード、アドレス値の順で設定する。USER領域はニーモニックの定義以外にユーザ・スタック用としても用いられるが、この場合には最上位アドレスFFB3からプッシュ・ダウン・スタックとして用いる。USER領域のメモリ容量は107バイトであるので、ユーザ・スタックとユーザニーモニックの使用メモリの総和が107バイト以下になるように、ユーザ側で注意しなければならない。

ユーザ・ニーモニックの後には必ず、ターミネータとして、80日を書き込まなければならない。図 4.5 に USER 領域の使用の様子を示す。

I/O チャンネルとして拡張用 I/O ドライバ・ルーチン使用する場合、ROM #3、#4

ニーモニック	アドレス		意			味
• P C	FFFE	ユーザ・	プログラム	CPU	レジスタ	PC
• A	FFFD	11	"	"	//	A
• F	FFFC	11	"	//	"	F
10 · I	FFFB	8 8 11	//	"	"	I .
• I F	FFFA	②宝//划。	//	//	//	I F
• B	FFF9	//	//	"	"	В
• C	FFF8	"	//	//	//	С
• D	FFF7	"	//	"	//	D
• E	FFF6	"	"	//	//	E
• H	FFF5	"	"	"	//	Н
• L	FFF4	"	"	//	"	L
• A'	FFF3	"	"	"	"	Α΄
• F′	FFF2	"	//	"	//	F′
• B′	FFF1	W 11 12 13		"	"	В'
• C'	FFF0	"	"	"	4,,	C
• D'	FFEF	"	//	"	"	D'
• E′	FFEE	"	ISA //	"	"	E'
• H′	FFED	"	18 11	- 11	//	H
• L'	FFEC	"	"	//	"	L,
• I X	FFEA	"	"	//	"	ΙX
• I Y	FFE8	"	18A //	//	//	ΙΥ
• S P	FFE 6	"	"	//	//	SP
• C I	FF32	コンソー	ル入力チャン	イネル, 通	鱼常・TK	に設定されている
• C O	FF34	コンソール出力チャンネル,通常・TTに設定されている				
• O I	FF36	オプジェクト入力チャンネル、通常・T R に設定されている				
• 0 0	FF38	オブジェクト出力チャンネル、通常・TTに設定されている				
• S I	FF3A	ソース入力チャンネル,通常・TRに設定されている				
• SO	FF 3 C	ソース出力チャンネル,通常・TTに設定されている				
• T K	E 7 4 4	TTYキー・ボード・ドライバのエントリ・アドレス				
• T T	E 7 5 7	TTYタイプ・ヘッド・ドライバのエントリ・アドレス				
• T R	E 7 4 2	TTYテープ・リーダ・ドライバのエントリ・アドレス				
• A S	C 0 0 0	アセンブラ	ラのエントリ	・アドレ	ス(LH-	-8 S 0 1 E, PROM版)
• E D	D 1 D 0	エディタの	ウエントリ・	アドレス	(LH-8	SS02E, PROM版)

表4.1 システム登録ニーモニック一覧表

① ユーザ・プログラム内でスタックを使用する場合、 ユーザ・プログラム内でSPをFFB4に初期設定 しなければならない。 FFB3 ② ユーザ・ニーモニックとしてX, PA, 25を定義 し、そのアドレスを各々D100, D230, D345 とする場合、メモリ変更コマンドによりUSER領 域に左のように書き込む。 ユーザ・スタック FF 58 ターミネータ D 3 アドレス FF 57 D345 5 4 FF 5 6 ASCII 文字 5 5 FF55 3 ASCII文字 2 2 3 FF54 アドレス FF53 D 2 D230 FF 5 2 3 0 ASCII文字A FF 5 1 4 1 ASCII文字P 0 FF50 5 FF4F D 1 アドレス D100 0 FF4E 0 ASCII文字 SP(空白) FF4D 2 0 ASCII文字 X 8 5 FF4C 図4.5 USER領域の使用例

にもしユーザ・ニーモニックが定義されているならば、その内容がUSER領域のアドレスFF48から増加方向にコピーされる。

4-2-2 I/O f+v > 1

モニタでは I/O 装置の制御にチャンネルという考え方を採用している。このモニタの機能 (例えば、プログラムのロード、パンチ、デバッグ)を利用する場合、ソフトウェア上では、外部装置と各コマンド処理ルーチンはチャンネルを経由してインターフェースされる。次に示す6個のチャンネルが定義されており、モニタではこれ以外のチャンネルを使用することはできない。

- CI コンソール入力チャンネル
- CO コンソール出力チャンネル
- OI オブジェクト入力チャンネル
- 〇〇 オブジェクト出力チャンネル
- SI ソース入力チャンネル
- SO ソース出力チャンネル


チャンネルには、ソフトウェア・ドライバ・ルーチン(のアドレス)を割り当てる必要があるが、この割り当てには次の3種類の方法のいずれかを選ぶ。


- ① モニタ内に前もって用意してあるドライバ・ルーチンを割り当てる。
- ② ROM#3、#4に用意してあるドライバ・ルーチンを割り当てる。
- ③ 一般のROMに用意してあるドライバ・ルーチンを割り当てる。

①、②の方法では、ドライバ・ルーチンの割り当ては自動的に行うことができるが、③の方法では、メモリ内容を変更するコマンドにより、OS RAMのDRIVER ADDR TAB LEを書き換えなければならない。

①の方法では、モニタ内の I/O のドライバ・ルーチンを使用する。これらのドライバ・ルーチンとして、TTY(RS232C相当の装置)のキー・ボード、タイプ・ヘッド、テープ・リーダの各ドライバ・ルーチンが用意されており、各々のルーチンの先頭アドレスは、・TK、・TT、・TRと定義されている。通常、CIには・TKを、CO、OO、SOには・TTを、また CI、SIには・TRを割り当てている。①の方法が選ばれるとモニタによりDRIVER ADDR TABLEには自動的に・TK、・TT、・TTがコピーされる。図4.6に ①の方法を示す。

②の方法はTTY(または RS232C相当の装置)以外のI/O装置をチャンネルとする場合に用い、チャンネルへのドライバ・ルーチンのアドレス割り当ては自動的に行うことができ






○の方法はTTY(または BS 2 3 2 0相当の装置)以外の 1/0 装能をチェンネルとする


る。但し、この場合には、OS ROM #3、#4にチャンネルに対応するドライバ・ルーチンとその先頭アドレスを書き込み、かつ、ボード上のジャンパ端子 $K_1$  の7-10を接続しなければならない。表 3.6 参照。図4.7 に②の方法を示す。なお、 この モニタでは、②の方法を拡張 I/O ドライバ・ルーチンによる方法と呼んでいる。

③の方法も②の方法と同じようにTTY(または RS232C相当の装置)以外の I/O 装置をチャンネルとする場合に用いるが、チャンネルへのドライバ・ルーチンのアドレス割り当てはメモリ内容の変更コマンドを用いて行う。ユーザ側では I/O ドライバ・ルーチンをROMに用意しておき(この場合のROMは、OS ROM #3 #4でもよい)、そのエントリ・アドレスをOS RAMのDRIVER ADD TABLEに書き込む。図4.8に③の方法を示す。

②、③の方法では I/O 装置のイニシャル・ルーチンが必要になる。②の方法では、イニシャル・ルーチンの先頭アドレスも自動的にOS RAMにコピーされる。図4.7、図4.8ではイニシャル・ルーチンの先頭アドレスを記号 $G_1$   $G_2$   $G_3$   $G_4$  で与えているが、このアドレス以降にユーザ側でイニシャル・ルーチン(サブルーチン)のプログラムを用意しなければならない。このイニシャル・ルーチンはシステムがリセットされるたびにコールされる。また、ユーザが定義したドライバ・ルーチンのフラグ用としてOS RAMのFF44~FF4Bまでの8バイトをリザーブする。

-75-





ROM

B<sub>1</sub> B<sub>2</sub> B<sub>3</sub> B<sub>4</sub>

I/Oドライバ・ルーチンの先頭(CO)

A<sub>1</sub> A<sub>2</sub> A<sub>3</sub> A<sub>4</sub>

I/Oドライバ・ルーチンの先頭(CI)

D<sub>1</sub> D<sub>2</sub> D<sub>3</sub> D<sub>4</sub>

I/Oドライバ・ルーチンの先頭(OO)

-77-

4-3 コマンド

4-3-1 記述形式

モニタ・コマンドにおいては、以下に示す文字セット及び ファンクション・キー(印刷出力 しない)を使用する。

 $0 \sim 9$  ,  $A \sim Z$ 

CR LF ETX (CTRL C)

上記以外の文字セット、ファンクション・キーを使用した場合、そのコマンドは無効となり (?を出力する)、再度コマンド待ちとなる。

コマンドは、コマンド識別記号、アーギュメント(argument)、及び ターミネータにより 構成されており、その一般的な形式は次のいずれかである。

arg1 /

(/以外にLFまたは↑でも可)

arg1 , arg2 /

arg1; C

arg1 , arg2 ; C

但し、arg1、arg2はアーギュメント、Cはコマンド記号

アーギュメントは、数値、ニーモニック、ロケーション・カウンタ、またはそれらを演算子+、 - で結合した式のいずれかである。上記の一般形式において、 arg1 と arg2 の間はコンマ, で 分離しなければならない。

式は既述の数値、ロケーション・カウンタ、ニーモニックを演算記号+、一で結合したもので あり、次の一般形式をしている。式において、その先頭の演算記号が+の場合省略することができ  $\pm a_1 a_1 a_1 a_1 \pm a_2 a_2 a_2 a_2 \pm \dots \pm a_n a_n a_n a_n$ る。

但し a<sub>1</sub> a<sub>1</sub> a<sub>1</sub> a<sub>1</sub>, a<sub>2</sub> a<sub>2</sub> a<sub>2</sub> a<sub>2</sub>, ……… a<sub>n</sub>a<sub>n</sub>a<sub>n</sub>a<sub>n</sub> は数値、ロケーション・カウンタ ニーモニックのいずれかである。

式の直後に等号=をつけることにより、その式の値を調べることができる。式の評価値が16 進数で4桁を越える場合、最後の4桁が有効になる。

[例]

2 6 A B + 1 2 F - • P C

3 2 6 5 - \$

3265-\$=91 (\$の値が3294とする)

FFFF+ABCD=ABCD

アーギュメントは4桁の16進数を表現し、次のいずれかの形式をしている。

数值

ロケーション・カウンタ(記号 \$)※の言うを対し、おり、これを

江

数値は最大4桁の16進数である。先行する0は省略でき、5桁以上の16進数を記述した場 合、最後の4桁の数値が有効になる。使用できる文字は、0~9、A~Fである。

[例]

2 6 A B

3 F

0 0 1 0

1 0

73265 (3265とみなされる)

ロケーション・カウンタは、メモリ内容の変更、表示コマンドにおいてのみ意味を持つ。ロケ -ション·カウンタは、現在示しているメモリ·アドレスの次のアドレスを示し、ドル記号 \$ に よって表示する。ロケーション・カウンタを用いると相対ジャンプのオフセットを現在のメモリ ・アドレスを意識しないで求めることができる。

風在のコマンドを完了した状態で1を入力すると、次のコマンド持ちと「例)

3265 - \$(ロケーション・カウンタが3294であるとすると左の式の値 は91となる)

ニーモニックは既に述べたように、ドット記号とそれに続く2文字により表わす。ニーモニッ クにはシステムで既に登録しているものと(表4.1参照)、ユーザ側で定義するものがある。ニ - モニックには、1バイト・ニーモニックと2バイト・ニーモニックがあり、各々2桁、4桁の 16進数を処理する。

[例]

· PC

(ユーザ定義ニーモニック)

コマンド識別記号

コマンド識別記号(以下 コマンド記号という)は、セミコロン;とアルファベット1文字か

ら構成されており、アルファベット記号はコマンド機能に対応して前もって決められている。但 し、メモリ内容の表示、変更コマンドでは、特定のコマンド記号を持たず、スラッシュ/で識別 する。

コマンドの入力は、コマンド待ちの状態(行の先頭にモニタが\*を印刷出力した後)で行い、 一般的には、アーギュメントに続けてコマンド記号をキー入力する。

[例]

學主以在150 \* 1 2 3 4 ; B \* 6 , 6 5 間 6 10 6 5 10 元 6 5 10 元

 $^{\circ}$ 、成役の4桁の数順が有効になる。使用できる文字は、 $^{\circ}$ の $^{\circ}$ 、 $^{\wedge}$ 、 $^{\circ}$ で $^{\circ}$ 、 $^{\circ}$ 、 $^{\circ}$ 、 $^{\circ}$   $^{\circ}$   $^{\circ}$   $^{\circ}$   $^{\circ}$   $^{\circ}$   $^{\circ}$   $^{\circ}$ 

\*1234,5678;P

\*1234/

表 4. 2 にコマンド記号の一覧表を示す。

4-3-4 ターミネータ

ターミネータはメモリ内容の表示、変更コマンド、及び ユーザ・レジスタの表示変更コマンドにおいて有効である。ターミネータとして、carriage return(以下↓と記述) up arrow(以下↑と記述)、line feed(以下LFと記述)があり、各々、次の機能を持っている。

① carriage return (↓)

現在のコマンドを完了した状態で↓を入力すると、次のコマンド待ちとなる。

〔例〕 \*1234/FF↓

\* ………次のコマンド待ち

② up arrow(1)

現在のコマンドを完了した状態で↑を入力すると、現在のメモリ・アドレスを-1し て同一コマンドを実行し、次のターミネータ入力待ちとなる。

【例】 \*1234/FF↑\*1233/00……次のターミネータ待ち

3 line feed (LF)

現在のコマンドを完了した状態で $\mathbf{L}\mathbf{F}$  を加入すると、現在のメモリ・アドレスを $+\mathbf{1}$  して同一コマンドを実行し次のターミネータ入力待ちとなる。

[例] \*1234/FF(LF)

\*1235/0F ……次のターミネータ待ち

機能	コマンド	機能説明
メモリ・レジスタ の 表示	arg <sub>1/nn</sub>	arg1 で指定されるメモリ・アドレス、またはユーザCPUの内容を2桁の16進数で/の直後に表示する。表示後ターミネータ待ち。
メモリ・レジスタ の変更	arg1/nn mm	$arg_1$ で指定されるメモリ・アドレス、またはユーザ $CPU$ レジスタの内容を変更する場合に使用する。変更は上記コマンドにより表示された数値に続いて、希望する数値 $(mn)$ を $16$ 進数で入力し、さらにターミネータを入力することによって行う。
ブレイク・ポイントの設定解除	arg <sub>1</sub> ; nB	arg1 がある場合、プレイク・ポイントの設定を行う。 nは0~7で0は省略可能。このコマンドによりアドレス arg1 に識別番号 nのプレイク・ポイントを設定する。 arg1 を省略すると、n番のプレイク・ポイントを解除する。
ブレイク・ポイ ントの表示	; D	現在設定されているブレイク・ポイントの識別番号と、そのアドレス (ブレイク・ポイント・アドレス)を n の順に表示する。
ユーザ・プログ ラムの実行	arg <sub>1</sub> ; G	$arg_1$ で指定されるメモリ・アドレスよりプログラム (ユーザ・プログラム) を実行する。 $arg_1$ を省略した場合、現在の $PC$ (ユーザ・ $CPU$ レジスタ) で示されるアドレスから実行する。
ポート入力	arg <sub>1</sub> ; n I	$\arg_1+n$ で指定されるボートからデータ( $1$ バイト)を読み込み表示する。 $n$ を省略した場合は、 $n=0$ と等価である。 $n$ は $0\sim2$ $5$ $5$ $0$ $1$ $0$ 進数とする。
ポート出力	arg <sub>1</sub> , arg <sub>2</sub> ; nO	$\arg_1 + n$ で指定されるボートへ $\arg_2$ で示される $1$ バイトデータを書き込む。 $n$ の意味は上記ボート入力の場合と同じ。
ブレイク・ポイ ントの全解除	; K	現在設定されているすべてのブレイク・ポイントを解除する。
ステップ	arg <sub>1</sub> ; nS	arg1 で指定されるメモリ・アドレスよりnステップ実行させ、各ステップ 毎にPC、AFの内容を印刷出力する。nを省略すると1ステップ動作。
トレース	arg <sub>1</sub> ; T	arg1 で指定されるメモリ・アドレスよりトレースする。トレースは CTRLCのキー入力、またはブレイク・ポイント・アドレスにおいて終了 し、コマンド待ちとなる。 arg1 を省略した場合、現在のPCの値よりトレースする。
プログラムのロ ード	;. L	オブジェクト・チャンネルよりインテル標準 1 6 進フォーマットのオブジェクト・プログラムをメモリヘロードする。
プログラムのパ ンチ	arg <sub>1</sub> +arg <sub>2</sub> ; P	arg1 、 arg2 で指定されるメモリ・アドレスの範囲の内容をオブジェクト・チャンネルに、インテル標準16進フォーマットで出力する。
レジスタの表示	; R	すべてのユーザCPUレジスタの内容を表示する。
メモリ・ブロッ クの表示	arg <sub>1</sub> , arg <sub>2</sub> /	$\arg_1$ 、 $\arg_2$ で指定されるメモリ・アドレスの範囲の内容を $2$ 桁の $1$ 6 進数で表示する。
表示モードの指 定	; nM又は arg <sub>1</sub> ,arg <sub>2</sub> ;mM	ステップ、トレース、ブレーク・ポイントの各コマンド入力前に表示モードを指定できる。 n(m) 表 示 但し 0 PC AF arg1 メモリ・ブロック 1 全レジスタ クの先頭 2(0) PC AFとメモリ・ブロック arg2 メモリ・ブロックの最後

ユーザ・レジスタの表示、変更コマンドにおいても、ターミネータをメモリ内容の表示、変更コマンドと同じように使用できる。この場合のメモリ・アドレスは確定している。表 4.1 参照。メモリ内容、及び ユーザ・レジスタの表示、変更コマンド以外のモニタ・コマンドはターミネータを持たない。これらのコマンドでは、コマンド記号を入力することによって実行を開始し、

行完了後、次のコマンド待ちの状態と [例] *1234;B *		
計算は10万下の以前、まで行う前端のサストストンであるというできませる。 とかいないないので通過機に15年をスリオで とかいないないのでは一点では、10万円のできません。 を対してといるのでは、10万円のできません。		

# 5. 操作方法

# 5-1 前準備

5-1-1 動作モード

出荷時において本ボードの動作モードは以下のように設定されている。下記の動作モードと異 なるモードで使用する場合、3.4動作モードの選択に従って設定を変えなければならない。

# ラッピング端子

# ① システム・クロック

Ø CLK

#### (説明)

出荷時は内部クロック側(I-C)に結線されている。 外部クロックを使用する場合、E-Cを結線する。

# 

S CLK

#### (説明)



出荷時は内部シリアル・クロック側(I-C)に結線さ れている。外部シリアル・クロックを使用する場合、E - C を結線する。

#### ③ CTS接地

# TTY 200 X ( 説明 ) 1-1



線を使用しなければならない)。


その他の場合はA-Bを結線する。


B-Cを結線してはならない。

-83-


# プラットホーム端子

#### ① K<sub>1</sub>






#### ③ K<sub>3</sub>



5-1-2 I/O装置


システム I/O 装置としてTTYを使用する場合の結線図を図 5.1 に示す。



5-1-3 その他

スイッチ

モニタ使用時 SW<sub>2</sub> をE側に倒す。



5-2 モニタ・コマンド

5-2-1 コマンド待ち

モニタのコマンド待ちの状態は、コンソール出力装置上に\*(asterisk)を印字することにより示す。モニタがコマンド待ちの状態になるのは次のいずれかの場合である。

- (1) 電源投入後。
- (2) マニュアル・リセット後。(SW1投入時)
- (3) コマンド終了後。但し、メモリ内容の表示、変更コマンドでは、ターミネータ C R を入力した場合のみ、次に米を印字する。
- (4) 未定義のコマンドを入力した場合、?を印字後 コマンド待ちとなる。
- (5) ロード(L)コマンドの実行の結果、チェック・サム・エラーが生じた場合。
- (1)、(2)では、モニタのタイトルを印刷後、コマンド待ちの状態となる。
  - (1)、(2)の例

 $SM-B-80DV\times . \times$ 

(注)×.×はバージョン数

\*

(3)の例

\*2 F; 1 B

\*

(4)の例

ELV - + \*; H? TOLE WILEIF - ELLO KASM (A NEW) V - FOR

(5)の例 \*; L

AT THE OF BEAT OF A SAN AND AND A SAN AND A SA

レスはすりの1630数で扱わされ、上位側がフレーム3、すじんち、エンギ・オフ・ファイ

FIでは0000であり、フレーム3~6には対応するASCIIコードが入る。

5-2-2 プログラムのロード

以形に式しな谷、しと」と下を制ルトャセッセだ。リビエ、ロモトを打すーニュッキーや

\* <u>; L</u> ( ---- はキー入力する部分、以下同じ )

オブジェクト入力チャンネル(OI)に指定された入力装置よりオブジェクト・プログラムを内部メモリにロードする。オブジェクト・プログラムはインテル標準16進フォーマットでなければならない。本ボードでは、特にOIを指定しない場合入力装置として紙テープ・リーダが選ばれる。


「例」

のムーコロス \* ; Lコ語ムーコマを生態の要素ムーコマ解析のセーテうめムーコマコ派

テータ(ARCIIコードではない。)を2進数変現にする。これらの各年性の2世数を2進

**加算し、結果の2の組数をテェック・サムとして2折の1を進数で変わす。チェック・サム** 

インテル標準16進フォーマットは次の形式をしている。



(1) レコード・マーク

コロン(:)に対応するASCIIコード 3Aによりレコードの先頭を示す。

(2) レコード長

レコードのデータ (バイト) 長をASCIIコードにより表わす。例えば、データ長 129バイトは16進数で81であり、ASCIIコードでは3831となる。エンド・オブ・ファイルのレコード長は00であり、フレーム1、2には対応するASCIIコードが入る。

(3) ロード・アドレス

(4) レコード・タイプ

データ・レコードはタイプ 0、エンド・オブ・ファイルはタイプ 1とし、各々 0、1に対応するASCIIコードで表わす。

(5) データ

1 バイト・データは 2 桁の 1 6 進数で表現できるが、これを対応する A S C I I コードで連続する 2 フレームに入れる。データの上位バイトが前のフレーム、下位バイトが後のフレームとなる。エンド・オブ・ファイルにはデータはない。

(6) チェック・サム

第1フレームからデータの最終フレームまでの数を2フレーム毎に区切り、各フレームのデータ(ASCIIコードではない)を2進数表現にする。これらの各単位の2進数を2進加算し、結果の2の補数をチェック・サムとして2桁の16進数で表わす。チェック・サムは対応するASCIIコードにより最後の2フレームに入る。

[例]

(印刷出力)

: 100020000500070023000610ED5B20002A22004C8B

: 070030007D210000CB39CB5C

: 00000001FF

5-2-3 プログラムのパンチ

形 式

\* arg1, arg2; P

arg1、arg2 で指定されるメモリ・アドレスの内容をオブジェクト出力チャンネル (00)で、指定された出力装置へ出力する。出力形式はインテル標準 16 進フォマットである。本ボードでは、特に 00 を指定しない場合、出力チャンネルとしてTTYの紙テープ・パンチャが選ばれる。

[例]

\*26,47;P

: 100026000610ED5B20002A22004C7D210000CB3912

: 10003600CB1F300119CB23CB1210F3222400C31699

: 02004600E100D7

:00000001FF

\*

5-2-4 メモリ・レジスタの内容表示

形式

\* arg1/nn


arg1 でメモリ・アドレスかユーザ(CPU)レジスタを指定する/入力によって指定されたアドレスかレジスタの内容を16 進数 nn で表示する。 表示後、 $\downarrow$  (CR carridge return)、LF(line feed)、 $\uparrow$  (up arrow)のいずれかのターミネータ待ちの状態にある。 $\downarrow$ を入力すると現在のコマンドは完了し、次のコマンド待ちの状態となる。LFを入力すると現在のメモリ・アドレスを+1して、さらにメモリ内容の表示を行い、次のコマンド待ちの状態となる。 $\uparrow$ を入力すると現在のメモリ・アドレスを-1して、さらにメモリ内容の表示を行い、次のコマンド待ちの状態となる。

[例]

\*20/05

\*

(紙テープ)



りすると現在のメモリ・アドレスを+1して、さらにメモリ内容の表示を行い、次のコマント とこの地域をたる。(またれずより明なのともは、エド・コセーストー・

表示を行い、次のコマンド待ちの状態となる。

20000

\*20/05

0 0 2 1 / 0 0

0022/07

更される。mm 人力後ターミネータ符もの状態になる。この場合のターミ株 - ゥロ慈味は既述

\*24/23^

0023/00^

0022/07^

0021/00^

0 0 2 0 / 0 5

\* . P C / 0 0 2 F

\* . A / 7 0

\* . H'/DA

\* . I X / 5 E 5 F

\* . IY/F858

5-2-5 メモリ・レジスタの内容変更

形 式

\* arg1 / nn mm

0021200

既述のメモリ・レジスタの内容表示コマンドにより nn を表示後、ターミネータを入力せずに 16進数 mm を入力すると arg1 で示されるアドレスかユーザ・レジスタの内容は mm に変更される。 mm 入力後ターミネータ待ちの状態になる。 この場合のターミネータの意味は既述のメモリ、レジスタの内容表示の場合と同じである。 3 桁以上の 16 進数を入力すると最後の 2 桁が有効になる。

〔例〕

\*20/05 F 6

0021/00 2A

\*20/F6

0021/2A

\*

0023/00

0022/07~

0021200

002000

\*.PC/002F 32

\* . A / 7 0 3 B

\*.H'/DA FF

\*.IX/5E5F 5E80

\*.1Y/F858 5E60

\* . P C / O O 2 F

T. A / 70

A OF A PERSON

TARAXXI.

eseavy.

5-2-6 メモリ・ブロックの表示

形式

\* arg1 , arg2/

arg1 、 arg2 で指定されるメモリ・アドレスの範囲の内容を 2 桁の 1 6 進数で印刷出力する。出力後次のコマンド待ちとなる。

(例) ほうつきひでによごうこさは服务(ロリ・ 対系限)カャニラニーをする(状にもと

\*FF00, FFFF/ JHDIAWSTAX2117APOUNCELLA

FF00/B0 E5 AF FF 00 00 AF A5 A1 A0 02 00 FF FF FF 00 FF10/00 00 2F A5 A1 E1 AF 0F A0 A4 2F A7 E4 B0 AF 25 FF20/A5 E5 AF AD A0 A5 2F AF A4 A4 AF 27 A1 A0 AF 25 FF30/A0 25 4B E7 5E E7 49 E7 5E E7 49 E7 5E E7 54 45 FF40/80 A1 AF AF E0 E4 AF 27 A0 80 AF 07 E1 E4 8D 2D FF 5 0/A1 A5 8F A7 A4 A4 2F 27 A0 F4 27 AD A0 B0 AF 85 FF60/A0 A5 AF AF A0 B0 AF 8D A0 E0 AD 0F B0 A0 A7 2F FF70/A0 A1 AF 8D A0 A1 AD 8D A4 B1 8F AF E0 E0 AF 07 FF80/50 50 5F 5F 70 5A 1F 5E 50 5A 0F 5B 70 52 5F 5B FF90/5A 52 5F 4E 50 7A 5F 4E 52 5A 5F 4E 50 58 5F 5A FFA0/50 52 5F 5F 72 50 5F 5F 50 7A 4F 5A 50 70 5F 5B FFB0/50 52 5F 5F 50 D0 5F 5E 50 D0 4F 1B 50 50 5F 5F FFC0/52 58 0F 5E 50 58 5F 4F 5A D8 5F 5F 70 58 5F 5F FFD0/5A 52 0E 5F 50 D2 1F 5E 64 E0 64 E0 DB FF 64 E0 FFE0/E0 FF A0 E4 16 E1 B4 FF 58 F8 5B 5E 50 D2 5E 5E FFF0/DA FA 5F 1F 50 50 5F 5F D8 D0 5F 5F 52 70 1B 5F

> \*\* atul で掲述されるメモリ・アドレスからプログラム(ユーザ・ブログラム

> > PC/2058 25

5-2-7 ユーザ・レジスタの表示

形式

このコマンドはすべてのユーザ(CPU)レジスタの内容を表示する場合に使用する。特 定のユーザ・レジスタの表示はメモリ内容の表示コマンドにおいてその arg1 にユーザ・レジ スタに対応するニーモニック(例えば • PC)を用いることによって行うことができる。

; Rはレジスタの内容だけを表示する場合に使用し、; 1 Rはレジスタの内容と対応するレ ジスタのラベルを表示する場合に用いる。 4人 00 00 11 3人 21 08 00 011

FFIO/00 00 2F AS AI EI AF OF AO AA 2F A7 E4 BO ACIO

\*2F; 1B TA AA AA HA HA HA GA OA GA HA GA GA COSTT

0 0 0 2 8 7 2 7 2 8 0 A 72 A B3 03 TA TA TA 08 0 A 11

FESOMALAS SE AT AS AS 2E 27 AD ES 27 AD AS : \* AF 85

0028 7272 5F01 10D8 0005 0007 1F4F 7ADA 5E4E DA52 5E5F F858 FFB0

FETO/AO AL AF SD AO AL AD SD AG HI SE AT RI ; \* AF OT

PC AF I, IF BC DE HL AF' BC' DE' HL' IX IY 0028 7272 5F01 10D8 0005 0007 1F4F 7ADA 5E4E DA52 5E5F F858 FFB0 FEAOXSO. 52 SE SE 72 SO SE SE SO ZA GE SA SO TA SE SE

形式

\* arg1 ; G

arg1 で指定されるメモリ・アドレスからプログラム (ユーザ・プログラム)を実行する。 arg1 を省略した場合、現在のPC(ユーザCPUレジスタで・PCの内容に等しい)で示さ れるアドレスからプログラムを実行する。

[例]

\* 2 6 ; G

\* . PC/E05F 26

\*; G

\*

形 式

\*arg1 ; nB

arg1 で指定されるメモリ・アドレスにブレーク・ポイントを設定する。nはブレーク・ポイントの識別番号で  $0\sim7$  の整数であり、0 の場合は省略可能である。同じメモリ・アドレスにブレーク・ポイントを 2 回以上設定してはならない。arg1 を省略すると識別番号 n のブレーク・ポイントを解除する。

ブレーク・ポイントの動作は、プログラム実行を中断する(break ブレーク)アドレスに特定の出力命令(OUT (DE), A)を挿入することにより実現している。したがって、ブレーク・ポイントは必ず命令の先頭アドレスに設定しなければならない。またこの出力命令は2パイト命令であるので例2のような場所には設定してはならない。

プログラム実行の結果、ブレーク・ポイント動作が成立すると、後述する表示モードの指定に従い、ブレーク・ポイント直前の実行状態と!を印刷し、実行を中断してモニタ・コマンド待ちとなる。この場合、対応するブレーク・ポイントは解除される。

[例1]

\*02C;1B

\*3A;5B

\*00030;2B

\*; D

1 002C

2 0030

5 003A

\* ; K

\*; D

\*

[例2]

JR NC, LABEL (注)

L D A , B ←----- 矢印のアドレスに設定

LABEL: ADD A, C UTはならない。

ブレーク・ポイントの表示の場合を表現のようである。 5 - 2 - 10

形式

\* ; D

現在設定されているすべてのブレーク・ポイントの識別番号nとそのメモリ・アドレスを nの順に表示する。これが開始という。

□ F C 例)」まず開答さ Jane とはならがおする解除する開発する同じを含ませます。 サービス ロドロ

\* 2 C; 1 B

\* 0 0 0 3 6; 4 B

中国,第二章 1 J 0 0 2 C 发 ,J 随用 图 5 A 8 2 H 5 型 0 简单 图 4 C 为 第 4 以 一 4 关 , 3 图 2 H 5 型

0036

003A 5

0038

タコリア ( T \* 3 A; 5 B \* d ) みず 期中を 円以 A モヤロ ヤ , お前他の イントキュヤー い

LOSAL \*30; 2B HAJAGERAJA VERDAENTKENA CHARLEST

プログラム実行の結果。ブレーク・ボイント動作が成立すると、改造ロ;米 元モーで政治

0 0 3 0 開始 4 5 1 1 - 2 - 4 2 3 4 3 2 4 4 0 3 2 2 3 3 3 4 7 5

形式

\* ; K

現在設定されているすべてのブレーク・ポイントを解除する、なお、特定のブレーク・ポ イントの解除は次のいずれかによって行うことができる。

- (1) コマンド入力: nBを入力した場合。
- (2) 命令実行の結果、特定のブレーク・ポイントが成立した場合。

\*2C;1B

\* 30; 2B

\* 3 A; 5 B

\*; D

1 002C

2 0030

5 003A

\*; K

\*; D

\*02C;1B

\*3 A; 5 B

\*00030;2B

\*; D

1 002C

2 0 0 3 0

5 003A

\*26;G

002C 72F0 1/

\*; D

2 0030

5 003A

\*; 5 B

\*; D

2 0030

リリリ (例) 1910年度:合規念は額済ま 1910 まなる酸風料作権でデタルのもおりた

-97-

形 式

\*arg1; nS

arg1 で指定されるメモリ・アドレスより n 命令実行し、各命令実行毎にその結果を後述する表示モードの指定に従って印刷出力する。 n は  $0\sim255$  の整数であり、n を 0 とするか省略した場合 n=1 と等価である。 n 命令実行中にブレーク・ポイントがある場合、そのブレーク・ポイントで命令実行は中断し、結果を印刷して次のコマンド待ちとなるので、その時点で残りのステップ動作は無効となる。 arg1 を省略した場合、現在の PC(1-#CPU) ジスタ)からステップ動作を行う。

「例」

\*02C;1B

\*3A;5B

\*00030;2B

\*26; S

0028 72F0

\*; S

002C 72F0 1/

\*; S

002F 72F0

\*; S

0030 72F0

\*; S

0030 72F0 2/

\*

\*2C;1B

\*30;2B

\*3A;5B

\*26;5S

0 0 2 8 3 2 4 4

002C 3244

002C 3244 1/

\*

#30.2B

86:48

me a n

0.0.3.0

A 6 0 0

77.7 \*

O to

#02C:1B

# 3 A ; B B

\*00030:2B

77 - 8

0800

A C O O S

13 5 5 2 2

- - - - - -

. . . . . .

G. G. 3

C:X

0 8 0 0

5-2-13 トレース

形 式

東京ショセマロと argl ; Titを設計で gya , igra Mn ; gya , igra \* ①

arg1 で指定されるメモリ・アドレスよりプログラムを実行し、各命令実行毎に後述の表示モードの指定に従って実行結果を印刷出力する。本コマンドは、ブレーク・ポイント成立か、CTRL C のキー入力によって以後無効となり、次のコマンド待ちとなる。arg1 を省略した場合、現在のPC(ユーザCPUレジスタで ・PCの内容)の値よりトレース動作を行う。

[例]

\*2C; 1B y ~ O 数据上取录の专业日本、UF x x A x) cyla , tyla , 表 x

\*30;2B

*:	3 A; 5	В		
** 7000	26; T			
₹ e □ ₹ = 10 0	28	7 2 F 0		
0 (	0 2 C	7 2 F 0		
0 (	2 C	72F0 1/		
*				

\*.PC/002C 26

\*; T

0028 72F0

002C 72F0

002F 72F0

0030 72F0

0030 72F0 2/

\*

### 5-2-14 表示モードの指定

### 形式

① \* arg1 , arg2 ; nM

arg1, arg2で指定されるメモリ・ブロックレジスタ

② \*; nM

既に指定されているメモリ・ブロックとレジスタ

本コマンドは、ブレーク・ポインド、ステップ、トレースの各コマンドにおいて、印刷出 力のモード指定を行う場合に用いる。①のコマンドはメモリ・ブロックの範囲を指定するため に用いられ、nによって表示レジスタの種類を指定する。②のコマンドにおいては、メモリ・ ブロックの範囲は既に指定されている値に等しく、またnによって、メモリ・ブロックの印刷 出力の有無と表示レジスタの種類を指定する。

なお、arg1、arg2は各々メモリ・ブロックの先頭と最後のアドレスを示す。

コマンド	n	説
	0か省略	PC,AFとarg1,arg2で指定されるメモリ・ブロック
*arg1, arg2; nM	1	全レジスタと arg1, arg2 で指定されるメモリ・ブロック
	0か省略	PC、AFのみ表示 0987 0800
	1	全レジスタを表示
*; nM	2	PC、AFと既に指定されているメモリ・ブロック
	3	全レジスタと既に指定されているメモリ・ブロック

[例1] \*2C; 1B\*30;2B\*36;5B \*38;7B \*20, 3F; 0M\*26;T 0028 72F2 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 D3 DE 00 4C 0030/ D3 DE 00 00 CB 39 D3 DE D3 DE 19 CB 23 CB 12 10 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 D3 DE 00 4C 0030/ D3 DE 00 00 CB 39 D3 DE D3 DE 19 CB 23 CB 12 10 002C 72F2 1/ 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ D3 DE 00 00 CB 39 D3 DE D3 DE 19 CB 23 CB 12 10 \*20,3F;1M \*2C;T 002F 72F2 5F01 10D8 0005 0007 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ D3 DE 00 00 CB 39 D3 DE D3 DE 19 CB 23 CB 12 10 0030 72F2 5F01 1000 0005 0007 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ D3 DE 00 00 CB 39 D3 DE D3 DE 19 CB 23 CB 12 10 0030 72F2 5F01 1000 0005 0007 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 2/ 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ 7D 21 00 00 CB 39 D3 DE D3 DE 19 CB 23 CB 12 10 \*3A; 3B 1 0700 HETE SEAT HETE ACLE TERE 2000 ACCO 0001 1043 ALCO HEGO \*3D; 4B \*;1R PC AF 1,1F BC DE HL AF' BC' DE' HL' IX IY SP \*;1R 0030 72F2 5F01 1000 0005 0007 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 \*30;T 0031 07F2 5F01 1000 0005 0007 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ 7D 21 00 00 CB 39 D3 DE D3 DE D3 DE 23 D5 DE 10 0034 07F2 5F01 1000 0005 0000 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ 7D 21 00 00 CB 39 D3 DE D3 DE D3 DE 23 D3 DE 10 0036 0744 5F01 1000 0005 0000 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ 7D 21 00 00 CB 39 D3 DE D3 DE D3 DE 23 D3 DE 10 0036 0744 5F01 1000 0005 0000 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 5/ 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ 7D 21 00 00 CB 39 CB 1F D3 DE D3 DE 23 D3 DE 10

[例2]

arg1, arg2は前の設定値が残っている。

\*; 0M

\*36;T

0038 0305

0038 0305 7/

\*; 1M

\*38;T

003A 0305 5F01 1000 0005 0000 5F5F FADA 5F5E DA52 5F5B 5070 FFB4

003A 0305 5F01 1000 0005 0000 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 3/

\*; 2M

\*3A;T

003B 0304

0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C

0030/ 7D 21 00 00 CB 39 CB 1F 30 01 19 CB 23 D3 DE 10

003D 030C

0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C

0030/ 7D 21 00 00 CB 39 CB 1F 30 01 19 CB 23 D3 DE 10

003D 030C 4/

0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C

0030/ 7D 21 00 00 CB 39 CB 1F 30 01 19 CB 23 CB 12 10

0020 72F2 6F01-1000 0005 0007 5F5F FADA 6F5E 1A52 3F5B 5070 81:78\*

\*; 3M

\*3D;T

003F 0344 5F01 1000 000A 0005 5F5F FADA 5F5E DA52 5F5B 5070 FFB4

0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C

0030/ 7D 21 00 00 CB 39 CB 1F 30 01 19 CB 23 CB 12 D3

003F 0344 5F01 1000 000A 0005 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 1/

0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C

0030/ 7D 21 00 00 CB 39 CB 1F 30 01 19 CB 23 CB 12 10

\*

0034 07F2 5F01 1000 0005 0000 5F5F FAIN 5F5E DA52 5F5B 0020, 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C

0035 0744 SEQ1 1000 0005 0000 SESE FADA SESE DASS SESD SO

0020 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C

0036 0744 SF01 1000 0005 0000 SF5F FADA 5F5E DA52 5F5B 5070 FFB4 5/0020/ 05 00 07 00 28 00 06 10 ED 5B 20 00 2A 23 00 4C

0030/ 7D 21 00 00 08 39 CB IF D3 DE D3 DE 23 D3 DE 10

5-2-15 ポート入力

形式

\* arg1; nI

\* ; n I

arg1+nで指定されるポートからデータ(1バイト)を読み込み表示する。n を省略した場合はn=0と等価である。nは  $0\sim2$ 55 の10進数とする。また、arg1 を省略した場合は、以前に指定されたarg1 が有効となりarg1+nが指定される。

[例]

\* 1 A ; 1 I

3 B

\*; 1 I

3 B

\*A0; I

FF

\*; I

FF

\*

5-2-16 ポート出力

形式

\* arg1 , arg2; nO

\* arg1; nO

arg1+nで指定されるポートへarg2 で示される1バイト データを書き込む。n を省略した場合は、n=0 と等価である。nは $0\sim2$  5 5 の 1 0 進数とする。また、arg2 を省略した場合は、以前に指定されたarg1 が有効となり、ポートarg1+nへarg1 (現在のコマンド ライン)を書き込む。

[例]

\*B0, FE; 20

\*FB; 20

\*3B,FA;O

\*FC;O

# 6. 規 格

〈一般規格〉

表 6.1 一般 規格


項目	規	格	備考
C P U	Z-80 CPUチップ	1-1-5115	数能 ワ a ナ 1974
語	1 語     8 ビット       命 令     8,16,24,32ビット       データ     8 ビット       アドレス     16 ビット       I/O アドレス     入力,出力,各8ビット	the reason of	
最小命令実行時間	1.6 3 ≠ s	1	4クロック・サイクル 8ビット レジスタ加算 8ビット レジスタ間転送
СРПクロック	内部クロック(水晶発振) 2.4 5 7 6 MHz を 外部クロック 0.7~2.5 MHz	<b>または</b>	下限周波数はダイナミック R A Mの リフレッシュ・サイクルで決まる。
メモリ	OS ROM LH-2708 最大4個実装 OS RAM LH-2111A4 2個 ユーザRAM LH-4027-3 またはLH-4		ソケット実装ソケット実装
メモリ容量	OS ROM 最大 4 Kバイト OS RAM 256バイト ユーザRAM 4 Kバイト または 16 Kハ	(A)   (A)	ユーザRAM 4 Kバイト実装製品 LH-8H01A 1 6 Kバイト実装製品 LH-8H01B
メモリ・アドレス	OS ROM 4 Kバイト単位にベース・ア OS RAM FF00~FFFF(固定) ユーザRAM 4 Kバイト または 1 6 Kハ ス・アドレス設定可能		ジャンパ端子 K <sub>2</sub> ジャンパ端子 K <sub>2</sub>
パラレル <sup>I</sup> /O インターフェイス	PIO 1個使用  8 ビット 入出力データ線 × 2 2 ビット シェイク・ハンド制御線 > ユーザ配線領域 1 6 ピンDIP IC コネクタ 5 0 ピン フラット・ケー:	× 2 4個実装可能	T
シリアル I/O インターフェイス	UART (8251) 1個使用 TTYインターフェース (20mA電流ルーRS-232C インターフェース コネクタ 26ピン フラット・ケー	一プ)及び	コネクタ J 2

項 目	規格	備考
カウンタ/タイマ	CTC 1個使用	
	チャンネル 0 システム使用 (ボー・レート作成用)	
	チャンネル 1~3 ユーザ開放	B D
	クロック入力 2.4576MHz(406.9 ns)	en lest t
I/O #- >	ユーザ開放 00~CF	(11 A*~ (A*)
アドレス	システム使用 D0~DF	<b>火ル・泉山</b> 東
	システム・リザーブ E0~FF	( name of it)
	但し DO PIO ポートA データ	
	D1 PIO ポートA コントロール	
	D2 PIO ポートB データ	
	D3 PIO ポートB コントロール	
	カラインステート TTExxxxxxxx	人出力結構報
	V 3.0 ± D 8 m CTC チャンネル 0 1 数値	WRISH, WMREQ
	D9 CTC チャンネル 1	STORO, NED
	DA CTC チャンネル 2	Www. #WF
	DB CTC チャンネル 3	
	DC UART F-8	
	DD UART = > FP-N	
	V 8.0 − 0.0 Ⅰ 回前 (1.4	DIM I W.
	DE W システム NMI (N-Delay)	ブレイク・ポイント
	R ボー・レート、アドレスE リセット	
	DF W システム NMI (Delay)	ステップ・トレース
	R リーダ・ステップ	
,,,	a differ transfer	ジャンパ端子 K1
ボー・レート	110,150,300,600,1200,2400,4800,9600	
	110,130,300,000,1200,2400,4000,3000	# KENB
電源	+ 5 V ± 5 % 2.2 Amax	
	$+12 \text{ V} \pm 5\%$ 450 mA max	STEE .
	$-1~2~V\pm5\%$ 1 5 0 mA max	
動作温度	0℃ ~ 50℃	
ボード寸法	270×190×20 単位 mm	61004
- if Rickt - CV-6	J1 50ピン フラット・ケーブル・コネクタ	
	(ヒロセ HIF3-50P-2.54DS相当)	
	J <sub>2</sub> 26ピン	
	(同 上 HIF3-26P-2.54DS相当)	1 A 2 7 图 A
	J <sub>3</sub> 100ピン コネクタ 3.175mm ピッチ	10
	(ケル製 4800-100-135 相当)	10 to 10 to 10

表 6.2 バス信号線 規格

項	目	規
アドレス・	バス	トライ・ステート TTLコンパティブル
(*A <sub>0</sub> ~*	<b>∀</b> A <sub>15</sub> )	入力 論理1 0.0~0.8 V (200 # A max at 0.4 V)
データ・バ	ス	0 2.2~5.25V( 25#A max at 5.25V)
(*D <sub>0</sub> ~	*D <sub>7</sub> )	出力 論理1 0.5 V max ( 40 mA シンク電流)
		2.6 V min ( 10 mA ソース電流 )
		出力オフ状態リーク電流 100 max (Vcc=5.25 V, Vo=5.25/0.4 V)
入出力制御	線	トライ・ステート TTLコンパティブル
*RFSH,	*MRE Q	入力 論理1 0.0~0.8 V (40 / A max at 0.5 V)
*IORQ,	*RD	0 2.0~5.25V(40#A max at 2.4V)
*WR , *M	11	出力 論理1 0.4 V max (32 mA シンク電流)
		0 2.4 V min (5.2 mA ソース電流)
		出力オフ状態リーク電流 $40\mu A \max (Vcc=5.25V, V_0=2.4/0.4V)$
	*INTU	入力 論理1 0.0~0.8 V
	*NMIU	0 = 2.0 ~ 5.2 5 V
入 力		3 ΚΩ ブル・アップ
制御線	X + y + z	DF W SAFA NM2CDolov)
	*WAIT	入力 論理1 0.0~0.8 V (40 / A max at 0.5 V)
	*BUSRQ	0 2.0~5.25 V (40 μ A max at 2.4 V)
	*RENB	3 KΩ 7ν·7η7 (000 008, 001, 011
	*DEBG	入力 論理1 0.0~0.8 V (0.8 mA max at 0.4 V)
		0 2.0~5.25 V (40 \( \text{A} \) max at 2.7 V)
		302 - 30 31 E 41 A
	*DDIS	入力 論理1 0.0~0.8 V (200 / A max at 0.4 V)
		0 2.0~5.25V(25#A max at 5.25V)
		1 KΩ ブル・アップ(内部で74LS03とwired-0Rになっている
	*BUSAK	出力 論理1 0.4 V max (16 mA シンク電流)
出 力		0 2.4 V min (400 μA ソース電流)
制御線	*HALT	出力 論理1 0.4 V max (100 mA シンク電流)
	75	0 Vcc (15 mA typ ソース電流)

項	目			規	格	値
デージー・チェイン 制 御 線	IEI	入力	論理 1 0 3 KΩ	0.0 ~ 0.8 V	V (40 / A ma:	
in the specific speci	IEO	出力	論理 1 0		(400 \mu A ma (8 m A max :	x ソース電流) シンク電流)
<u>Д п у Д</u>	Ø	出力			(400 \mu A max	
		入力	論理 1 0	$2.0 \sim 5.25$ V $0.0 \sim 0.8$ V		,
リセット (*MRESET)		入力出力	論理 1 0 論理 1	2.0 ~ 5.2 5 V	(0.4 mA max : 7 (20 \mu A max > (8 mA max >	at 2.7 V )
			0		(5 m A y -	



# 付 録 A

SM-B-80D モニタ ユーザ開放サブルーチン

SM-B-80D のモニタを使用した場合、ユーザ・プログラム内で次の12種のサブルーチンを使用できる。

	エントリ・アドレス	サブルーチン名	
1.	E 0 4 6	READ	
2.	E 0 4 B	WRITE	
3.	E 7 2 7	SPACE	
4.	E 7 1 9	ECHO	
5.	E 7 1 E	CRLF	
6.	E 7 0 E	PRHEX	
7.	E 5 4 A	PRADR	
8.	E 7 0 6	A2BIN	
9.	E 7 3 7	PRMES	
10.	E 1 1 C	EXIT	
11.	E 3 1 8	FEEDER	
12.	E 5 5 F	GETARG	(ARGBUF FFOB)

## 一般的使用法

CALL エントリ・アドレス

又は

 サブルーチン名
 EQU
 エントリ・アドレス

 CALL
 サブルーチン名

#### 1. READ

指定チャンネルCHANELより1 キャラクタを読み込む。読み込んだキャラクタは、 ASCIII ードに変換されてA、Dレジスタに格納される。A、Dは同一内容。CHANEL についてはA – 5 ページ参照のこと。

LD E, CHANEL

CALL READ

注 Eの内容は不変

A、F、Dの内容は変化する。

2. WRITE

指定チャンネルCHANELヘDレジスタの内容CHAR1を出力する。

LD E, CHANEL

LD D, CHAR1

CALL WRITE

注 E, Dの内容は不変。

A,Fの内容は変化する。

3. SPACE

指定チャンネルCHANELへスペース(ASCII 20H)を出力する。

LD E, CHANEL

CALL SPACE

注 Eの内容は不変。

A, F, Dの内容は変化する。

4. ECHO

指定チャンネルCHANELより1キャラクタをA,Dレジスタへ読み込み、 同一チャンネルへエコー・バックする。

LD E, CHANEL

CALL ECHO

注 Eの内容は不変。

A, F, Dの内容は変化する。

これは次と同じ操作である。

LD E, CHANL

CALL READ

CALL WRITE

5. CRLF

指定チャンネルCHANELへCR,LFを出力する。
ALEVARO

LD E, CHANELOIJAH MAAG JADESAM

CALL CRLF

注 Eの内容は不変。

A, F, Dの内容は変化する。

これは次と同じ操作である。

LD D, ODH

SHOW CALL) XIWRITE OF TY STATE OF THE SHORE STATES

LD D, OAH

CALL WRITE

6. PRHEX

Aレジスタの内容を2桁の16進数に変換し、指定チャンネルCHANELへ出力する。

LD E, CHANEL

LD A, DATA

CALL PRHEX

注 Eの内容は不変。 (1000) エスリルの脚のまなべられんりります。 テモカナ

A, F, Dの内容は変化する。

7. PRADR

HLレジスタの内容を4桁の16進数に変換し、指定チャンネルCHANELへ出力する。

LD E, CHANEL

LD HL, ADDRS

CALLS PRADR FIN W- CATILAS IN BELOW FINE SAME

注 Eの内容は不変。

A,F,Dの内容は変化する。 DHATID JJAO

8. ASBIN

Aレジスタの内容をASCII文字とみなし、対応する2進数に変換する。但し、対応する - 2進数に変換されるのは、ASCII文字0,1, …… 9, A, …… F に対してだけである。

LD A, O

CALL ASBIN

注 A,Fの内容は変化する。

9. PRMES

指定チャンネルCHANELへ文字列を出力する。同の一旦UMABOMをエーサー語で

lessge: Defm

MESSGE: DEFM 'HELLO/' < 3 > 0

LD E, CHANEL

LD HL, MESSGETS MANAGED A

CALL PRMES SATTMENTS SATTMENTS

注 1. A, F, Dは変化する。

注 2. HLは文字列の先頭アドレスを示す。文字列の最後にはETX(03H)をつける。

Eはチャンネル

10. EXIT

モニタへ制御は復帰する。

A PEX X SO 的容差 2 前の 1 6 遊戲に英機し、指定 チャン TIX MANEL PLIT 13 14 2 4 A

11. FEEDER

指定チャンネルCHAN9へ256個のNULL(00H)を出力する。

LD E, CHAN9

CALL FEEDER

注Eの内容は不変。

12. GETARG

最大2個までの引数列を入力する。フォーマットはモニタ・コマンドと同じ。

LD E, CHANEL

CALL GETARG

サブルーチン・コール後の状態。

B:引数の個数 0はターミネータのみ

A:ターミネータ(CR, LF, ; , / , ↑のいずれか)に対応するASCIIコー

F.

HL:第1引数の内容

ARGBUF:FF0B 第1引数の値(下位)

0 C (上位)

0 D 第2引数の値(下位)

0 E // (上位)

### CHANELの値

### CHANELの値は、モニタであらかじめ決められている。

C I Console Input Channel E = 0

CO Console Output Channel E = 0

O I Object Input Channel E = 1

OO Object Output Channel E = 1

SI Source Input Channel E = 2

SO Source Output Channel E = 2

 ARGBER:FEGB
 第1号数の値(下位)

 0 G
 。 (上位)

 0 D
 第2号数の値(下位)

0E - (EW)

# CHANELOMIS, \$\infty = 2\tau Channel E = 0 CI Console Input Channel E = 0 CO Console Output Channel E = 0 OI Object Input Channel E = 1 OO Object Output Channel E = 1 SI Source Input Channel E = 2 SI Source Input Channel E = 2 SI Source Input Channel E = 2

第 1	章	SM-B-80T概要	• 1
	1.1	SM-B-80Tの仕様 ·····	. 2
第 2	章	取り扱い方法	. 3
	2. 1	付属品の確認	. 4
		2.1.1 箱の前面に入っている付属品	. 4
		2.1.2 箱の内側に入っている付属品	. 4
	2. 2	ホルダーの使い方	. 5
	2.3	道具の準備	. 5
	2.4	接続方法	. 6
		2.4.1 電源の接続	. 6
		2.4.2 電源に関する注意事項	. 7
		2.4.3 オーディオカセットとの接続	. 8
	2.5	システムの拡張	. 10
		2.5.1 メモリの増設	. 10
		2.5.2 バラレル I/Oポート(PIO)の増設	. 10
		2.5.3 バスドライバの増設	. 11
	2.6	モニタプログラム	. 12
		2.6.1 キーボードパネルの構成	. 12
		2.6.2 キーボードスイッチとコマンド	. 13
		2.6.3 表示	. 14
		2.6.4 アドレス切り換えスイッチ	. 15
	2.7	簡単な動作の確認	. 16
		2.7.1 メモリの内容表示と変更、キーボード確認	. 16
		2.7.2 0番地スタートの確認	. 17
		2.7.3 ブレーク動作の確認	. 18
		2.7.4 ユーザレジスタの内容表示と変更、1命令実行、LED動作の確認	. 19
		2.7.5 メモリ動作の確認	20
		2.7.6 オーディオカセットインターフェースの動作の確認	. 23
第 3	章	操作説明	. 25
	3. 1		
	3. 2	2 モニタプログラムの基本的な操作方法	. 25
		3.2.1 データのセット	25
		3.2.2 アドレスのセット	. 26

		3.2.3 メモリへの書き込み	27
		3.2.4 メモリの内容表示と変更	27
		3.2.5 ユーザレジスタの内容表示と変更	29
		3.2.6 プログラムの実行	32
		3.2.7 ステップ動作	32
		3.2.8 ブレーク動作	33
	3. 3	オーディオカセットとの接続	35
		3.3.1 プログラムのカセットテープへのストア	35
		3.3.2 プログラムのカセットテープよりのロード	37
	3. 4	プログラムの作成とデバッグの仕方	38
		3.4.1 プログラムの作成手順	38
		3.4.2 プログラムのデバッグの仕方	42
第 4	章 -	Eニタブログラム	46
	4. 1	概 要	46
	4.2	構 成	46
	4.3	モニタサブルーチン	47
		4.3.1 セグメントデータ変換サブルーチン	48
		4.3.2 文字データ変換サブルーチン	51
		4.3.3 キー入力、LED表示サブルーチン	52
		4.3.4 タイマーサブルーチン	53
		4.3.5 カセットロードサブルーチン	54
		4.3.6 カセットストアサブルーチン	56
		4.3.7 LED表示サブルーチン	58
	4.4	モニタワーキングエリアのメモリマップ	59
第 5	章	SM-B-80Tハードウェア	61
	5.1	マイクロコンピュータの基本的な構成	61
	5.2	SM-B-80Tのシステム構成	62
	5.3	アドレス配置	63
		5.3.1 メモリアドレス	63
		5.3.2 ボートアドレス	63
	5. 4	リスタート回路	65
	5. 5	アドレス変換回路 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	5.6	ステップ回路	
	5. 7	アドレスデコード回路	
		5.7.1 メモリアドレスデコード回路	69
		5.7.2 ポートアドレスデコード回路	70

5.8 オーディオカセットインターフェース回路	70
5.8.1 データのフォーマット	70
5.8.2 変調回路	71
5. 8. 3 復調回路	71
5.8.4 リモート回路	74
5.9 キーボード	74
8.9.1 表示回路	74
5.9.2 キー入力回路	76
5.10 PIO <sub>1</sub> 周辺回路	77
第 6 章 システムの拡張	79
6.1 1ビット出力ポート	79
6.1.1 ハードウェア ·····	79
6.1.2 使用方法	79
6.1.3 電気的特性	80
6.2 パラレル I/Oポート(PIO2)	80
6.2.1 РІО2 周辺回路	81
6.2.2 PIOのプログラミング法	81
6.3 キーボードインターフェース(PIO1)	86
6.4 EPROM使用方法	87
8.8 6.5 コントロール信号用バッファ	88
6.6 双方向性アドレスパッファ	90
a 8.7 双方向性データバッファ	90
付。録	
e a 1. CPUボード部品配置図	92
2. キーボード部品配置図	93
3. CPUポード回路図	94
4. キーボード回路図	98
28 5. 端子配列表1	0 0
8 6. 端子信号説明表 1	0 2
83 7. 使用部品リスト 1	0 5
8. モニタプログラムリスト 1	0 7

# 第1章 SM-B-80 T 概要 #3300 0 8- 4- 4 8 4 1

シャープ SM-B-80 Tは、これからマイクロコンピュータを理解し、実際に使ってみようという方、あるいは、 実際にソフトウェアのデバッグに使用したり、ハードウェアに応用しようという方のために開発されたトレーニング用 ワンボード・マイクロコンピュータです。

SM-B-80Tは次のような特長をそなえております。

- (1) SM-B-80Tは、完全組み立て済みボードであるため、電源を接続するだけでキースイッチよりプログラムを メモリに書き込んで、その実行ができます。
- (2) オーディオカセットテープレコーダとのインターフェースを内蔵しており、開発したプログラムをカセットテープに記録保存し、必要なときに自由に再生ができます。 MAR A TRANSPORT

(リモート端子により自動、または、マニュアルによるカセットのスタート/ストップが可能)

- (3) ボード上でメモリ(RAM, ROM)、パラレル I/O ポート、バスドライバを増設可能です。
- (4) キーボードとのインターフェースに使用している PIOは、キーボードを使用しないときは単独使用が可能です。
- (5) システムに組み込み可能なボードサイズ (CPUボード)を採用し、外部との接続に100ピンコネクタを設けています。(270 × 190 mm 3.175 mmピッチ)



### 

CPU LH-0080 (Z-80CPU)

クロック 2.4576 MHz (4.9152 MHz クリスタル使用)

ROM LH-7055×1個 1Kバイト実装(モニタプログラム) MAX2Kバイト

EPROMも可能(2708タイプ)

RAM LH-2111A4×2個 256バイト実装

LH-2114-3×2個 1Kバイト実装

MAX 3.25KM1 F

シリアル 1/0 ポート オーディオカセットテレコとの入出力専用

入力端子 : イヤホン端子または外部スピーカ端子

出力端子 : AUX端子またはLINE端子

制御端子 : REM

転送速度 : 300ビット/秒

変調方式 : FM チェックサムを実施

パラレル I/O ポート LH-0081×1個 8ビット×2ポート (キーボードインターフェース)

MAX LH-0081×2個

入力装置 キーボードスイッチ 25個

データキー 16個

ファンクションキー 9個

出力装置 8桁7セグメントLEDによる 16進数表示

レジスタ名についてはシンボル表示

動作モード シングルステップ(1命令実行)&オート実行

モニタプログラム アドレス E000番地よりPROMにて実装

リスタートアドレス スイッチにてアドレス切り換え可能

○○○○番地 : ユーザプログラム開始アドレス

E000番地: モニタプログラム開始アドレス

電 源 外部電源が必要

+5V ±5% 最大2A(標準構成)

動作温度 0~40℃

キー ボード: 139×190mm

## 第2章 取り扱い方法




図2.1 SM-B-80Tの取り扱い方法

# 2.1 付属品の確認

SM-B-80Tには、次の付属品が含まれています。必ず確認してください。

### 2.1.1 箱の前面に入っている付属品

 (1) SM-B-80Tユーザーズマニュアル
 1冊

 (2) SM-B-80Tアプリケーションマニュアル
 1冊

 (3) Z-80CPUプログラミング・リファレンスカード
 1冊

 (4) CPUボード 100 ピンコネクタ
 1個

 (5) LS I資料
 2部





図2.2 中面に入っている付属品の配置

### 2.1.2 箱の内側に入っている付属品






図2.3 内側に入っている付属品の配置

#### 2.2 ホルダーの使い方

CPUボードの両端に取り付けられているホルダーは、プリント板を浮かすためのものです。プリント板を増すときにはホルダー同志を重ね合わせられるようになっています。

ホルダーでプリント板は約2cm浮いた状態になりますが、安全を考えてプリント板の下に導電性のあるもの(金属類など)は絶対に置かないでください。




図2.4 ホルダーの使い方

## 2.3 道具の準備

SM-B-80 Tを動作させるに必要な道具は次のようになります。

- (1) 直流安定化電源 5V 最大2A(標準構成)×1台
- (2) オーディオカセットテープレコーダ

AUX端子またはLINE端子とイヤホン端子、または外部スピーカ端子がついているものが必要です。 リモート端子がついてなくても使用できますが、ついていれば自動スタート/ストップができますので便利です。

(注) オーディオカセットのイヤホン端子がクリスタルイヤホン専用となっている場合には、インピーダンスの差により誤動作しますので、この用途には不適当です。

## 2.4 接 続 方 法

SM-B-80 Tの接続は基本的には次のようになります。また、キーボードとの接続は $J_2(34$  ピン)の1ピン表示と 34芯フラットケーブルの1ピン表示(着色部)を合わせて接続します。




図 2.5 SM-B-80Tの基本的な構成

## 2.4.1 電源の接続

電源を接続するために2本の電線が必要ですが、+5Vに赤色、0V(GND)に黒色の線を使うのがよいで しよう。

電源を接続するには、図 2.6 のようにプリント板の電源配線部分に半田付けする方法と、図 2.7 に示した  $\mathbf{J_1}$  (100 ピンコネクタ)のピンに半田付けする方法があります。




図2.6 プリント板へ半田付けの場合




図 2.7  $J_1$  (100ピン コネクタ)へ半田付けの場合


 $+12\,\mathrm{V}\,\&\,-5\,\mathrm{V}\,$ の電源は、3電源の $\mathrm{E}\,\mathrm{PR\,OM}\,(\,2\,7\,0\,8\,$ タイプ)を使用するときのためのものです。詳細は $6.4\,$ 項の $\mathrm{E}\,\mathrm{PR\,OM}\,$ 使用方法を参照してください。

## 2.4.2 電源に関する注意事項

電源には、AC スイッチとDC スタンパイスイッチの両方が付いているものを使用してください。 AC スイッチだけが付いている電源を使用するときは、図 2.9 のようにDC スイッチを付けてください。

(注) 電源のACスイッチ ON / OFF 時に電源トランスに発生するサージ電流で、DC出力にスパイク上の異常電圧が乗ることがあります。

最悪の場合にはIC などの素子に悪影響を与えます。






図 2.9 DCスイッチを取り付けた場合

ユーザROMエリアに3電源のEPROM(2708タイプ)を使用するときも電源にはDCスタンパイスイッチが付いたものを使用してください。

DCスタンパイスイッチがない電源はDCスイッチを外付けしてください。


## 3電源を使用するときの電源投入順序と切断順序



## 2.4.3 オーディオカセットとの接続


メモリに入っているデータ(プログラム)をカセットテーブに記録したり、カセットテープに記録したデータをメモリに読み込んだりできます。これにより作成したプログラムをカセットテープに記録して保存できます。 また、必要なときにはいつでもカセットテープに記録したプログラムを再生できます。

- (1) メモリの内容をカセットテープに記録(カセットテープへのストア)
  - (a) オーディオカセットにカセットテープをセットします。
- (b) リモート用ケーブルの一方をCPUボードのREM端子へ、他方をカセットのリモート端子へ差し込みます。
  - (c) AUX/イヤホン用ケーブルの一方をCPUボードのAUX端子へ、他方をカセットのAUX端子へ差し込みます。
  - (d) カセットの巻き戻しボタンを押してカセットを巻き戻し状態にしてから次のキー操作で巻き戻してください。




- (e) テープの巻き戻しが終わりましたらカセットの PLAY ボタンとREC (録音) ボタンを同時に押して録音 状態にしてください。
- (f) メモリの内容をカセットテープに書き込む (記録)場合は、次のキー操作を行ってください。

-8-




- (2) カセットテープよりの読み込み(カセットテープよりのロード)
  - (a) オーディオカセットにカセットテープをセットします。
  - (b) リモート用ケーブルの一方をCPUボードのREM端子へ、他方をカセットのリモート端子へ差し込みます。
  - (c) AUX/イヤホン用ケーブルの一方をCPUボードのPHONE端子へ、他方をカセットのイヤホン端子へ差し込みます。
  - (d) カセットの巻き戻しボタンを押して巻き戻し状態にしてから次のキー操作でテープを巻き戻してください。



(e) テープの巻き戻しが終わりましたらPLAYボタンを押して再生状態にし、カセットの音量ツマミを中間 ~最大の間にしてください。

また、音質調整ツマミがあればこれも中間~最大の間にしてください。

(f) カセットテープの内容をメモリに読み込みたい場合は、次のキー操作を行ってください。



(注)カセットテープを巻き戻す場合は、磁気テープの部分で停止してください。 (テープの頭の部分には磁気テープでない所があります。)

## 2.5 システムの拡張

SM-B-80T は、ボード内で簡単にメモリ、バラレル I/Oボート、バスドライバを増設できますが、その方法について説明します。

#### 2.5.1 メモリの増設

ポード内では、ROM1K バイト、RAM1.25 K パイトを実装していますが、さらに、ROM を 1K パイト、RAM を 2 K パイト増設できます。


増設方法を次に示します。

- (1) ROMを増設するときは、図2.10 に示す部品番号  $U_{17}$  の位置に取り付けます。
- (2) RAMを増設するときは、1 K パイト単位に図 <math>2.10 に示す部品番号の位置に次のように取り付けます。

○1Kバイト増設の場合 ....... U25 と U34 の位置に取り付けます。


○2Kバイト増設の場合 …… U25 と U34 , U26 と U35 の位置に取り付けます。

(注) ROMにEPROMを使用する場合は、6.4項(第6章)を参照してください。



## 2.5.2 バラレル I/Oポート(PIO)の増設

パラレルの I/Oポートとして 8ピット× 2ポート(Z-80 P IO× 1 個)増設できます。 P IO を増設するときは、図 2.11 に示す部品番号  $U_{51}$  の位置に取り付けます。 また、この P IO0 I/Oポートの信号ラインは  $J_3$  (44ピンコネクタ端子)に配線されています。  $J_3$  の端子配列は付録 5 の端子配列図を参照してください。



2.5.3 バスドライバの増設

SM-B-80 T では、双方向性アドレスバス、双方向性データバス、コントロール信号用バスを設けていますので、システムを拡張したいときは図 2.~12 に示す部品番号 $U_1\sim U_9$  の位置に取り付けてください。

 ${
m J}_1$ (100ピンコネクタ端子)の各信号の端子配列は、付録 ${
m 5}$  の端子配列図を参照してください。

o双方向性アドレスバス .......  $U_5 \sim U_8$  の位置に $8\,T\,2\,6$  を取り付けます。

o双方向性データパス ......  $U_{1,2}$  の位置に $8\,T\,2\,6$  を取り付けます。

o コントロール信号用バス ····· U<sub>3</sub> の位置に 8 T 9 7 を、U<sub>4</sub> の位置に 8 T 2 8 を、U<sub>9</sub> の位置に 7 4 0 4 を取り付けます。




図2.12 バスドライバの増設


双方向性データバスの制御方法については6.7項を参照してください。

(注) ICをプリント板に半田付けする際に使用する半田コテは、アース付きのものを使用してください。

#### 2.6 モニタプログラム

SM-B-80Tには、プログラムの誤りを捜し出し、修正する機能をもったモニタプログラムが実装されています。 以下にモニタプログラムの簡単な説明をします。

#### 2.6.1 キーボードバネルの構成



○レジスタキー(上部分とA~Fキー) レジスタの指定に使用します。

○データキー (下部分とA~Fキー)16進数を入力するときに使用します。

## 2.6.2 キーボードスイッチとコマンド

ADRS

WRITE

STEP

LOAD

INC

+-

レジスタ

+-

SM-B-80Tで使用するキーボードスイッチのコマンドについて説明します。

RESET プログラム異常(プログラム暴走)によるCPU停止などに対して、システムを初期状態に戻します。

SHIFT このキー操作後、ダブルファンクション構成キーの上部コマンドが有効になります(ファンクションキーの青色文字のコマンド)。

REG' REG': レジスタの内容を表示させるときに、補助レジスタを指定します。 REG REG: レジスタの内容を表示させるときに、主レジスタを指定します。

REM : オーディオカセット用のリモートスイッチをON/OFFします。

ADRS: データ表示部に表示している16進数4桁のデータを、アドレスとしてアドレス表

示部に表示し、そのアドレスのメモリ内容をデータ表示部に表示します。

データ表示部の下位2桁に表示している16進数データを、アドレス表示部に表示しているメ モリのアドレスへ書き込み、アドレス表示を+1します。

あるいは、データ表示部の下2桁、または、4桁に表示している16進数データを、アドレス 表示部に表示しているレジスタに書き込み、次のレジスタ名を表示します。

RUN アドレス表示部に表示しているアドレスからユーザプログラムを実行します。

プログラムカウンタ(PC)が示しているアドレスからユーザプログラムを1命令実行します。

LOAD: カセットテープに記録されたプログラム(16進データ)を、そのプログラムで指定されているアドレスのメモリへ書き込みます。(プログラムのロード)

INC: アドレス表示部に表示しているアドレスを+1し、データ表示部にそのアドレスのメモリの内容を表示します。

または、アドレス表示部に表示しているレジスタ名を次のレジスタ名に変更し、データ表示部にそのレジスタの内容を表示します。

STOR STOR: アドレス表示部に表示しているアドレスから、データ表示部に表示しているアドレ DEC スまでのメモリの内容を、カセットテープに記録します。(プログラムのストア)

> DEC: アドレス表示部に表示しているアドレスを-1し、データ表示部にそのアドレスの メモリの内容を表示します。

> > または、アドレス表示部に表示しているレジスタ名を前のレジスタ名に戻し、データ表示部にそのレジスタの内容を表示します。

 $0 \sim F$  : データ(16進数)の入力に使用します。

IY

アドレス表示部にレジスタ名を表示し、データ表示部にそのレジスタの内容を表示します。

 PC
 プログラムカウンタ

 SP
 スタックポインタ

 IX
 インデックスレジスタX

インデックスレジスタY

BA ブレークアドレスレジスタ マーニー 143 BC ブレークカウンタ インターラブトページアドレスレジスタ

IF インターラプトイネーブルフラグレジスタ

A(A') アキュムレータ

F(F') フラグレジスタ

B(B') Bレジスタ

C(C') Cレジスタ ( )内は補助レジスタ

TE James D(D') Dレジスタ Banks Another 191月

E(E') Eviza

H(H') Hレジスタ

し(し') レレジスタ

#### 2.6.3 表示

16進数とレジスタ名は、7セグメントLEDに次のように表示します。

## 

+ -	表示	+ -	表示	+ -	表示	+ -	表示
0	121	4	<b>!-!</b>	8	151	С	L
1	1	5	5	9	5	D	::1
2	ıΞ'	6	E	A	FI	E	E
3	=	7	17	В	1=1	F	1=

表 2.1 16進数の表示

## (2) レジスタキーと表示

REG' REG' キーを押してから下記レジスタキーで表示させます。

	12 VA 5	主レー	補助	リレジスタ		
	1+-	表示	+ -	表示	+-	表示
	РС	<i>F' !</i> _	A	<i>[=</i> ]	A	<i>F!</i>
	S P	5, 1=1	В		В	1=, '
	I X	! !-!	С	<u> </u> _	С	[
-	IY	1 '=1	D		D	1=
-	I	1	E	E	E	E
	I F	1 =	F	<i> =</i>	F	<i> =  </i>
-	H	1-,		And And And And	Н	<i> -, '</i>
	L L			1101010	L	1_ '

表 2.2 レジスタの表示

## 2.6.4 アドレス切り換えスイッチ

SM-B-80 Tは、アドレス切り換えスイッチの設定を変えることによりCPUのリスタートアドレスを次のように変更できます。



リスタートアドレスはE000番地となります。

リスタートアドレスは0000番地となります。

E000: モニタプログラムの開始アドレス


0000: ユーザプログラムの開始アドレス

## 2.7 簡単な動作の確認

SM-B-80Tが正常に動作しているかどうかを次の順序で確認してください。操作方法の詳細は、第3章を参照してください。

## 2.7.1 メモリの内容表示と変更(メモリへの書き込み)、キーボード確認

次のキ	-操作で7セ	zグメントLE!	Dの表示内容を確認してく	ください。このキー操作	の前の電源投入で、LED
カシ			<b>ご</b> を表示しているか確認	限してください。   _   _	
を表示し	ていないとき	reset Reset	キーを入力してください。		28
キー操作			ADDRESS	DATA	
アドレス E00	スイッチ O 側			)	E000:モニタプログ ラム開始アドレス
電源投入	1h				モニタプログラムスタート
REM ADRS					××:0000番地内容
P C	1 1	F			キー操作に対応した表示 は表 2.1 を参照してくだ さい。
D	I Y 3	WRITE			0000番地内容を16 進数のD3に変更(メモリへの書き込み)
D	С	WRITE			
I F 7	I 6	WRITE	[n   n   n   3	7 5 × ×	
I Y 3	E	WRITE		$\exists E \times \times$	- SM-B-80Tは、 19枚変数でもます。 E000-
P C O	A	WRITE	<u> 5</u>		
B A 4	I F 7	WRITE	<u> </u>	4 7 × ×	
P C 0	H 8	WRITE	0000		1×3×1×5×1



(注)××は O~Fの16進数字なら全て可です。

2.7.1でメモリに書き込んだデータ(プログラム)は、2.7.2~2.7.4項の動作確認でも使用します。

## 2.7.2 0番地スタートの確認

ユーザRAM領域の開始アドレス、0000番地からプログラムを実行するかを確認します。 前項、2.7.1に引き続いて次のキー操作でREM端子用LEDが点灯することを確認してください。

キー操作

ADDRESS


DATA

REM · LED

アドレススイッチ

ユーザプログラム開始アド レス





消灯します。



## 2.7.3 ブレーク動作の確認

2.7.1項でメモリに書き込んだプログラムを使用してブレーク動作を確認します。 2.7.2項に引き続いて次のキー操作で表示を確認してください。

キー操作		ADDRESS	DATA	
アドレススイッチ E000側		Appo	F WRITE	モニタプログラ ム開始アドレス
RESET				
REG' B A 4		<u> </u>	$\times$ $\times$ $\times$	X1 .
PC PC 0	PC BC 5	<u> </u>	[	ブレークアドレスを0005番地に設定
WRITE		<u> </u>		ASIC REAL
PC SP 1	WRITE	_/		繰り返し回数を 1回に設定
PC PC 0	PC IY 3	/ -		2.7.1項のプロ グラムを 0 0 0 3番地より開始
REM ADRS			- 3 3 E	します。
RUN A 2 J RA		1V-97 FVZ	アキュムレ フラグレジ - タ内容 スタ内容	実行後、プレー クアドレス 0 0 0 5 番地を表示 して停止します。

## (注)××は0~Fの16進数字なら全て可です。

プログラム実行をブレーク動作で行うと、ADDRESS表示部にブレークアドレスを、DATA表示部にアキュムレータの内容とフラグレジスタの内容を表示してプログラム実行を停止します。

# 2.7.4 ユーザレシスタの内容表示と変更、1命令実行、LED動作の確認

2.7.3項のブレーク動作確認に引き続き次のキー操作で表示を確認してください。LED動作は、D.P. も含めた全セグメントを点灯させて確認します。(D.P.はデシマル・ポイントの略)

キー操作			ADD	RESS		DATA		
REG' REG	A		<i>[</i> -7]	-	<i>I_I</i>		[7]	OA:アキュ ムレータ内
P C 0	H 8	RITE	<u>L</u>	-	<u> </u>	/_/ ×	×	容 アキュムレータ内 容を16進数 の08に変更
STEP				<i>a 5</i>	<i>I_I</i>		×	します。 005番地グラのを1命令 実行して停止
REG   REG	В		<u>L</u>	_	1_1		<u> </u>	08:Bレジスタ内容
STEP	x x			ı_ı 7	×	××	×	
SHIFT	REG' REG	A	A'	_	<u> </u>			08:補助ア キュムレー タ(A') 内 容
STEP					X	XX	X	
RUN			[A.   El.	<i>3. 5.</i>	<i>[</i> ].	<i>3. 3.</i>	Ξ.	LED全セグ メント点灯
	0~Fの1 6 : 実行してプロ		きは、AD	DRESS表	示部に	次の命令の	先頭で	ドレスを
	示部に1命令						76247	, , ,


# 2.7.5 メモリ(1Kパイト)動作の確認

1KバイトRAM(LH−2114−3×2個)に1バイト単位で16進数の00、または、FFを書き込んだ直後に読み出しを行い、メモリが正常であることを確認します。

次のキー操作でプログラムをメモリへ書き込んでください。プログラムの格納には、モニタワーキングエリア 用RAMを使用します。

キー操作		ADDRESS	DATA
F	PC PC 0	$\times$ $\times$ $\times$	FFDD
REM ADRS		FFDD	
P C I 6	WRITE		
F	WRITE		FFXX
I X S P 1	WRITE	FFD3	
F	WRITE	[F F 10 4	$F \mid F \mid \times \mid \times$
PC IY	WRITE	FFa5	
I F P C 7	WRITE	F F 5 5	
IF 7	WRITE	FFD7	$7E \times $
B H 8	WRITE	FFBB	
IX P ( 0	WRITE	FF = 9	
PC 0	WRITE	FFDA	
I F 7	WRITE	FFob	[7] [ × ×

В	B C 5	WRITE	FFDE BSXX
I X 2	В	WRITE	
I X 2	P C 0	WRITE	FFDEZX
F	I 6	WRITE	FFDF F5××
P C 0	B A 4	WRITE	
I X 2	H 8	WRITE	
F	P C 0	WRITE	
D	I Y 3	WRITE	FF / 3 G/3××
D	С	WRITE	
I F 7	I 6	WRITE	FF / 5 7 5 × ×
I X 2	I X 2	WRITE	FF /B ZZ××
Е	SP 1	WRITE	FF 17 E 1××
F	F	WRITE	FF 18 FF××
B A 4	F	WRITE	FF / J G LY F x x
Е	D	WRITE	
B A 4	IY 3	WRITE	FFIB V
D	F	WRITE	FFIE




この例では、メモリアドレス0100番地に書き込んだ16進数のFFが、読み出しで7Fに変化しているのが確認できます。

## 2.7.6 オーディオカセットインターフェースの動作の確認

(1) オーディオカセットへの書き込み

2.7.5 項でメモリに書き込んだプログラムを次のキー操作でオーディオカセットに書き込んでください。 オーディオカセットに書き込む前には、オーディオカセットを録音状態にしてください。



オーディオカセットに書き込み中は、REM端子用LEDが点灯するだけで何も表示しません。

オーディオカセットへの書き込みが終了すると、ADDRESS表示部に書き込み終了アドレスの次のアドレスを、DATA表示部にはそのまま書き込み終了アドレスを表示します。

(注) REM端子をオーディオカセットに接続した状態でカセットテープの巻戻し、早送りを行いたいときは

SHIFT REM キー操作でREM端子をONしてください。止めたいときは、同じキー操作をするか、RESET キー操作でREM端子を OFF してください。

(2) オーディオカセットよりの読み込み

(1)で書き込んだプログラムを、オーディオカセットより読み込みます。

プログラムを読み込む前に、プログラム書き込み前の位置にテープを巻き戻して再生状態にしてください。

電源 断	180	
	電源断でRAMの内容を消去	
電源投入		
SHIFT LOAD INC		
Balala	読み込み中は何も表示しません	290
	プログラム開始アドレス プログラム終了アドレス	
	読み込み終了	

オーディオカセットよりの読み込みが終了したら、次のキー操作で読み込んだプログラムをチェックしてください。表示内容は、2.7.5 項を参照してください。

キー操作	ADDRESS	DATA	
F F PC 0		FFI	
REM ADRS	FFOO	0005	アドレスFF00 番地内容
LOAD INC	FFDI	o B F F	アドレス <b>FF</b> 0 1 番地内容
LOAD INC	FFaZ	FF21	アドレスFF 02 番地内容
LOAD			アドレスFF1F
INC	[-  -   /  -		番地内容

# 第3章 操作説明


との章では、SM-B-80 T を説明します。	を操作する上で必要なキーの使い方、表示の見方、オー	ディオカセットの使い方など
3.1 システムのリセット		
電源を投入したとき、また		て戻されます。また、初期状
態に戻されたあとのリスター	トアドレスは、2.6.4項で説明したようにモニタプログラ	
	アドレス0000番地に変更できます。	
3.2 モニタプログラムの基本的	的な操作方法	
SM-B-80 Tに実装して	いますモニタプログラムの操作方法を以下に説明します。	
3.2.1 データのセット		
セットしたいデータを1	6 進数キー   PC   ~   F   で入力します。 との 8	とき押したキーに対応した文
字をデータ表示部に表示し		
(操作例1)		
16進数の1Aをセットする	例を示します。アドレス切り換えスイッチはE000側に	て設定しておきすす。
		以降もE000側に設定)
キー操作	込み、ナモリの内容及が中ダログラムの進行をきせたい	(本)へのデータ数4
イー球IP	ADDRESS	ATA
RESET		モニタプログ ラム実行
		(関係)
S P		□ / 1を入力
		11.30 - 4
AAAAAAAAAA		
(注) RESET キー操作	後、表示は全て□になります。	
SORI S	A AMINET COLLEGE PER PE	
ABBENS	Э	

6 進数の1 Aを1 Bと間違えてA			
キー操作	ADDRESS	DATA	
RESET			モニタプラム実行
S P 1			1 Aを1 間違えて
SP 1		0 16	
A			1 8を1 修正
	間違え	たデータ 正しい	データ
	间足术	т.	
	データ表示部の下2桁のデータが有効で	<b>†</b> .	(主義計劃
2.2 アドレスのセット メモリへのデータ書き込み、)	データ表示部の下2桁のデータが有効で	す。	6進数でキー
2.2 アドレスのセット  メモリへのデータ書き込み、ア  REM キーを押すと、入力  表示部の下2桁に表示します。  (操作例)	データ表示部の下2桁のデータが有効で の の は は は は は は は は は は は は は	す。	6進数でキー
2.2 アドレスのセット  メモリへのデータ書き込み、ア  REM キーを押すと、入力  表示部の下2桁に表示します。  (操作例)	データ表示部の下2桁のデータが有効で メモリの内容表示やプログラムの実行をさっ カレたデータをアドレスとして表示し、その	す。	6進数でキー
2.2 アドレスのセット メモリへのデータ書き込み、アレ REM キーを押すと、入力表示部の下2桁に表示します。 (操作例)	データ表示部の下2桁のデータが有効で メモリの内容表示やプログラムの実行をさっ カレたデータをアドレスとして表示し、その AB番地をセットする例を示します。	す。 せたいアドレスを: のアドレスのメモ	6進数でキーリの内容をアド
2.2 アドレスのセット メモリへのデータ書き込み、ア REM キーを押すと、入力表示部の下 2 桁に表示します。 (操作例) ニタプログラムのアドレスE 0 をキー操作	データ表示部の下2桁のデータが有効で メモリの内容表示やプログラムの実行をさっ カレたデータをアドレスとして表示し、その AB番地をセットする例を示します。 ADDRESS	す。 せたいアドレスを: のアドレスのメモ	6 進数でキー ) の内容をアド 上 E 0 A B

## 3.2.3 メモリへの書き込み

データを書き込みたいメモリのアドレスを16進数で4桁キー入力し、REMADRS キーでアドレスとして指定します。次に書き込みたいデータを16進数で2桁キー入力し、WRITE キーを押すとセットしたアドレスのメモリにデータが書き込まれます。また、アドレス表示部は次のアドレスを示し、そのメモリの内容をデータ表示部下2桁に表示します。

## (操作例)



## 3.2.4 メモリの内容表示と変更


メモリの内容を表示させたいアドレスを16進数でキー入力し、REM ADRS キーでアドレスとして指定すると、そのアドレスのメモリの内容をデータ表示部下2桁に表示します。また、表示させたメモリの内容を変更したいときは、新しいデータをキー入力し、WRITE キーを押すとメモリの内容が変更され、次のアドレスをアドレス表示部に、そのメモリの内容をデータ表示部に表示します。さらに次のアドレス、または、一つ前のアドレス

のメモリ内容を表示させたいときは LOAD INC キー、または、 DEC キーを押します。すると LOAD トーでは次のアドレスをアドレス表示部に、そのメモリの内容をデータ表示部に表示します。 STOR DEC キーでは DEC キーでは アドレスをアドレス表示部に、そのメモリの内容をデータ表示部に表示します。

 LOAD INC
 キーはアドレスの表示を+1します(次のアドレスを表示します)。

 STOR DEC
 キーはアドレスの表示を-1します(一つ前のアドレスを表示します)。

## (操作例)



## 3.2.5 ユーザレジスタの内容表示と変更

コーザレジスタの内容を表示させたいときは REG' キーを押した後レジスタ名に対応したキーを入力します。すると、そのレジスタのシンボル名をアドレス表示部に、レジスタの内容をデータ表示部に表示します。ただし、補助レジスタ(A' B' C' D' E' F' H' L')の内容を表示させたいときは REG' キーを押す前に SHIFT キーを押してください。また、表示させたレジスタの内容を変更したいときは、新しいデータをキー入力し、 WRITE キーを押すとレジスタの内容が変更され、次のユーザレジスタのシンボル名をアドレス表示部に、そのレジスタの内容をデータ表示部に表示します。

## (操作例1)

補助Bレジスタ(B')とプログラムカウンタ(PC)の内容を表示させ、プログラムカウンタの内容を16進数 0003に変更する例を示します。								
キー操作		ADDRESS	DATA	DMI				
SHIFT REG'		$\times \times \times \times$	$\times$ $\times$ $\times$	補助レジスタ を指定				
B SPACESO, H			(注)     B'い次タ内容	B' レジスタの 内容を表示				
REG P C				主レジスタを指定プログラムカウン				
PC PC PC O	I Y	プログラムカウンタシンボル表示	プログラムカウンタの内容	タの内容を表示 プログラムカ ウンタ内容を				
WRITE		スタックポインタシンボル表示	スタックポインタ内容	0003 <i>k</i> 変更				
(注) × × × × は、 SHIFT キーを押す前の表示を表わします。  ユーザレジスタには、8ビットのものと16ビットの2種類があり、その表示方法にも違いがありますので表  3.1を参照してください。								

このほかにユーザレジスタの内容を連続して表示させたいときは、操作例1の方法でユーザレジスタの中のどれかを指定し、 LOAD INC キー、または、 DEC キーで次々とレジスタの内容を表示させることができます。

## (操作例2)

a landada		スタの内容を連続して表示させるの		FL, Miller SHIFT
キー操作		ADDRESS	DATA	
REG REG	P C 0		28/10/80/10	プログラムカウンタの内容を表示
[TOAR]			プログラムカウンタ内	
LOAD		$\lfloor 5 P -1$	1 2 2 2 2 2 2 2	スタックポインタの内容を表示
		スタックポインタシンボル表示	スタックポインタ内容	1 10 22 28 2 2 5 0
INC		ESB Tada -		主レジスタFの 内容を表示
4 4-12-14-14-14			Fレジスタト	— 为容
LOAD		- <sub>1</sub>  ' -		補助レジスタH¹の 内容を表示
B' seeks O		- 144	Hリレジスタ	内容
INC		<u>                                     </u>		補助レジスタL'の 内容を表示
RAK VE			L' レジスク	内容
INC		F   -		補助レジスタF'の 内容を表示
78254357		1-1319	F ' レジスタ	一 内容
INC				一巡して最初のプログラムカウンタへも どり、その内容を
			プログラムカウンタ内容	容
STOR		[=   -		プログラムカウンタの 一つ手前のレジス タ F <sup>1</sup> の内容を表示
更		1-145	Fリレジスタ	内容
STOR		F		主レジスタFの内 容を表示
		++Janu	F レジスタ	内容
STOR				最初のプログラムカウンタへもどりその内容を表示
			プログラムカウンタ内容	容》 》 以 颁 参 全 1.8-

14			1. 22 - 4	表	示	表示	の順番
+			レジスタ	ADDRESS	DATA	INC	DEC
REG <sup>1</sup>		PC	プログラムカウンタ	F	X X X X	<b>*</b>	1
		SP	スタックポインタ	59-	x x x x		
		I X	インデックスレジスタX	1111-	x x x x		
		ΙΥ	インデックスレジスタY	1141-1	x x x x		
		ВА	ブレークアドレスレジスタ	6 FI -	X X X X	f Q X J	
		ВС	プレークカウンタ	<u> </u>			1
		I	インターラプトページ アドレスレジスタ				
		I F	インターラプトイネーブ ルフラグレジスタ	[[F]-			
		Н	主Hレジスタ	[ <del>-</del> -  -		128	
		L L	主Lレジスタ	<u> -</u>    -			
		Α	主アキュムレータ	R   -			H
		В	主Bレジスターをしまりま	<u> -</u>			b
		С	主Cレジスタ	[_   -			
		D	主Dレジスタ				
		E	主Eレジスタ	E -			8 2
(小) ( )	÷×),	F	主フラグレジスタ	F - B		a late	
SHIFT	REG! REG	Н	補助H' レジスタ	[h ' -			
		L	補助L'レジスタ				
		A	補助アキュムレータ	FII' -	151 151 × ×		
		В	補助B'レジスタ	[ <u>-</u> ]	[ <u>[</u> ]   <u>[</u> ] × ×		
		С	補助C「レジスタ	[-   -			
		D	補助D'レジスタ				
		E	補助E'レジスタ	<u>E</u> ' -			
		F	補助フラグレジスタ	[=   -		1	L.

\*\*\*\*: 16ビットレジスタの内容表示 表 3.1 ユーザレジスタの表示 \*\*: 8ビットレジスタの内容表示

## 3.2.6 プログラムの実行

作成したプログラムをSM-B-80 Tに実行させるには、プログラムの開始アドレスをアドレスセットし、

RUN キーを押しますと、アドレスセットしたメモリアドレスよりプログラムを実行します。また、プログ

ラムの最後にHAL T命令を書き込んでおきますとHAL T命令を実行した後、プログラムの実行を停止します。

## (操作例)

アドレス0100番地からっ	『ログラムを実行させる例を示します。	BA 71-27
キー操作	ADDRESS	DATA
PC SP P	PC XXXX	
REM ADRS		
		0100番地内容
RUN		0100番地 からプログラ ムを実行
(注) ×××× は、	0 1 0 0 を入力する前の表示を表わします。	
また、プログラムを00	00番地から実行させる場合は、アドレスス	イッチを0000側に設定して RESET
キーを押すことにより実行	を開始できます。	
		2 4 9 4 P P P P P P P P P P P P P P P P P

## 3.2.7 ステップ動作


作成したプログラムに誤りが有る場合などに、そのプログラムを1命令ずつ実行させながら(ステップ動作) メモリやレジスタの内容を確認していけばプログラムの誤りの箇所を発見することができます。

ステップ動作をSM-B-80 Tに行わせるには、ステップ動作をさせたいプログラムの開始アドレスを16進数でプログラムカウンタ(PC)に書き込み、 STEP キーを押すとプログラムを1命令実行してプログラム 実行を停止します。このため STEP キーを押して1命令実行して停止するごとにメモリの内容やレジスタの内容を確認することができ、プログラムのどの部分に誤りがあるかを調べることができます。

プログラムを1命令実行して停止したときにはアドレス表示部に次に実行するアドレスを、データ表示部の上位2桁にアキュムレータの内容を、下2桁にフラグレジスタの内容を表示します。

(操作例)

アドレス0100番地からプログラムをステップ動作させる例を示します。



ステップ動作でプログラム実行を停止した後、 RUN キーを押すとアドスからプログラムを実行します。

キーを押すとアドレス表示部に表示しているアドレ

#### 3.2.8 ブレーク動作

ブレーク動作は、ブレークアドレスレジスタに書き込んだアドレスの一つ前までの命令をブレークカウンタに書き込んだ回数だけ実行して停止します。

ブレーク動作を使用しますと、プログラムの中に同じ命令をある条件になるまで何度も繰り返す命令があると きに、ステップ動作と組み合わせて使用すれば効率よくプログラムの誤りを発見できます。

ブレーク動作をSM-B-80 Tに行わせるには、プログラム実行を停止させたいアドレス(ブレークポイント)をブレークアドレスレジスタ(BA)に書き込み、ブレークカウンタ(BC)には実行回数を書き込みます。そして、ブレーク動作をさせたいプログラムの開始アドレスをアドレスセットし、RUN キーを押すと、ブレークアドレスレジスタ(BA)が指すアドレス(ブレークポイント)の一つ前の命令までのプログラムを、ブレークカウンタ(BC)が0になるまで実行して停止します。また、このときはアドレス表示部にブレークアドレスレジスタの内容(ブレークポイント)を表示し、データ表示部の上位2桁にアキュムレータ内容を、下2桁にはフラグレジスタ内容を表示します。

(注) ブレーク動作での繰り返し回数は、1~255回です。ブレークカウンタが0のときはブレーク動作は行わずに普通のプログラム実行となります。

ブレークポイントは、CPUの命令のオペレーションコード(OPコード)が入っているアドレスでなければなりません。

オペレーションコードが入っているアドレス以外をプレークポイントとして設定しますと、プレーク動作 を行いません。 (操作例)

キー操作					ADD	RESS		D A			
REG <sup>1</sup> REG	B A 4				БЯ	_	ブレージ	ウアドレ	スレジスタ	レスを指	ークア レジス: 定
P C 0	S P	A	В		b A	_	<u></u>	1	FIL	7	
WRITE						_	<u>  _  </u>	レークラ	カウンタ内	ント1 を書	ークポッ として AB番は き込み
I 6	B A 4				<b>4 E</b>	- No. 41 (3 -1) 3			<u> </u>	1 1 0	返し回数 0回を 進数 で書き
WRITE					1	-		1_1		] 4	And
PC	C.D.	D.C.						]	レジスタ	内容	
0	S P	P C 0	P 0	n s i a a	1 8 4	r-skul		1	<i>  </i>	7	
REM ADRS									田田 女子		00を7スとして
S Mars -					C 505 C	1714 9011	MTO	8 - A C	100番	地内容	
RUN						A 6	(B)	* *	UXU.	ント	ークボイ でプロク 実行停山
						ントを表示	アキュム 内容	レータ	フラグレミスタ内容		

ブレーク動作でプログラム実行を停止した後、 STEP キーを押すとブレークポイントよりステップ動作を 実行します。また、 RUN キーを押したときはブレークポイントよりプログラムを実行します。

-34-


# 

プログラムを入れるRAMメモリは、電源が切れるとその内容が壊われてしまい作成したプログラムの保存がき きません。

そとでSM-B-80 Tは一般のオーディオカセットをプログラム保存に使用しています。SM-B-80 Tにはとのオーディオカセットとの間でプログラム(データ)をやりとりするためのインターフェースを内蔵しています。


## 3.3.1 プログラムのカセットテープへのストア(プログラムの書き込み)

プログラムをカセットテープへストアするときは図3.1に示すように接続してください。



プログラムをカセットテープへストアするときは、次の手順で行ってください。

- (1) オーディオカセットにカセットテープをセットします。
- (2) リモート用ケーブルの一方をCPUボードのREM端子( $EJ_1$ )へ、他方をカセットのリモート端子へ差し込みます。
- (3) AUX/イヤホン用ケーブルの一方を<math>CPUボードのAUX端子( $EJ_2$ )へ、他方をカセットのAUX端子へ差し込みます。
- (4) カセットの巻き戻しボタンを押して巻き戻し状態にしてから次のキー操作でテープを巻き戻してください。




(注) リモート端子をキーで制御する場合は反転式になっていますので、リモート端子がON のときの SHIFT REM ADRS キー操作では OFF 、また、逆にリモート端子が OFF のときの SHIFT REM ADRS キー操作


ではON状態になります。

- (5) テープの巻き戻しが終わったらカセットのREC(録音) ボタンとPLAYボタンを同時に押して録音状態に してください。
- (6) 次にアドレス表示部に、ストアしたいプログラムが入っているメモリの開始アドレスをセットし、データ表示部にプログラムの終了アドレスをセットして SHIFT 次に STOR DEC キーを押すと自動的にカセットが動き出し、カセットテープへのストアを始めます。
  ストアが終了すると自動的にカセットを停止して、データ表示部にストア前にセットしたプログラムの終了アドレスを、アドレス表示部に終了アドレスの次のアドレス(終了アドレス+1番地)を表示します。また、ストア中はREM用LEDが点灯します。

#### (操作例)




3.3.2 プログラムのカセットテープよりのロード(プログラムの読み込み) プログラムをカセットテーブよりロードするときは図3.2に示すように接続してください。



カセットテープからプログラムをロードするときは次の手順で行ってください。


- (1) オーディオカセットにカセットテープをセットします。
  - (2) リモート用ケーブルの一方をCPUボードのREM端子( $EJ_1$ )へ、他方をカセットのリモート端子へ差し込みます。
  - (3) AUX/イヤホン用ケーブルの一方をCPUボードのPHONE端子へ、他方をカセットのイヤホン端子、または、外部スピーカ端子へ差し込みます。
  - (4) カセットの巻き戻しボタンを押して巻き戻し状態にしてから次のキー操作でテープを巻き戻してください。



- (5) テープの巻き戻しが終りましたらカセットのPLAYボタンを押して再生状態にし、カセットテレコの音量ツマミを中間~最大の間にしてください。また、音質調整ツマミがあればこれも中間~最大の間にしてください。
- (6) 次に SHIFT LOAD トーを押すと自動的にカセットが動き出しロードを始めます。
  ロードが終了すると自動的にカセットを停止して、アドレス表示部にロードしたプログラムの開始アドレスを、データ表示部に終了アドレスを表示します。また、ロード中はREM用LEDが点灯します。
- (注)カセットテープにストアするとき、最初の約30秒間はデータ1が書き込まれていますので、テープを巻き戻して再生状態にしたときは、この部分でテープを止めてください。
  詳細は4.3.5項のカセットテープへの書き込みフォーマットの説明を参照してください。

データ1の音をスピーカに再生すると、ピー(2.4 kHz)という音がします。また、データ0はポー(1.2 kHz)という音がします。


#### (操作例)



プログラムをロード中に次のような表示になったときは、プログラムの読み込みエラーですので最初からやり なおしてください。

(注)使用するカセットテーブに傷がありますとプログラムの読み込みエラーの原因となりますので新しいもの と交換してください。

プログラム読み込みエラーのときの表示



## 3.4 プログラムの作成とデバッグの仕方

SM-B-80 Tの基本的な操作方法がわかりましたので次に実際にプログラムを作成して、そのプログラムのデバッグの仕方を説明します。

# 3.4.1 プログラムの作成手順

SM-B-80 T を使用してのプログラムの作成手順を説明します。




図3.3 プログラムの作成手順

(例)

オーディオカセットのリモート端子用LEDを約1秒周期で点滅させます。

ただし、リモート端子にはCPUのポートアドレスDC(16進数)を割り当てていますので、次の命令でLED

を点灯させたり消灯させたりできます。

CPU命令	機 械 語	REM·LED		
OUT (ODCH), A	D 3 D C	点 灯		
IN A, (ODCH)	DBDC	消灯		

(注) (0 D C H )のHは、D C が 1 6 進数であることを表わします。また、0 はアセンブラの命令で、A~F で始まるアドレスの前に書きます。

#### (1) フローチャート(流れ図)

フローチャートを図 3.4 に示します。この中で約 0.5 秒間を数えるのにサブルーチンを使用しています。このサブルーチンの中でも、0.1 秒を数える部分と、0.1 秒を 5 回数えて 0.5 秒にする部分に分けています。したがって 0.1 秒を 5 回数えるのを 10 回にすれば 1 秒点灯、1 秒消灯というように変更できます。




図3.4 フローチャート


(2) ソースプログラムを機械語に変換したリストを示します。 プログラムの開始アドレスは0000番地、終了アドレスは0018番地です。

# Z-80 ASSEMBLER V1.1 PAGE 1

	アドレス	機械語		アセン	ブリ言語
1				ORG	0
2	0000	D 3 D C	LOOP:	OUT	(ODCH), A
3	0002	CDOCOO		CALL	TCOUNT
4	0005	DBDC		IN	A, (ODCH)
5	0007	CDOCOO		CALL	TCOUNT
6	0 0 0 A	18F4		JR	\$ - 10
7	0 0 0 C	0605	TCOUNT:	LD	B, 5
8	0 0 0 E	21E624	LOOP1:	LD	HL,24E6H
9	0011	2 B	LOOP2:	DEC	HL
10	0012	7 C		LD	A , H
11	0013	B 5		OR	Timble-same
12	0014	2 0 F B		J R	NZ, \$-3
13	0016	10F6		DJNZ	\$ - 8
14	0018	C 9		RET	

ソースプログラムを機械語に変換するときは次の点に注意してください。

(a) 16ビットのデータをレジスタなどに設定するときの上位8ビットのデータと下位8ビットのデータの並 びは次の例に示すようにします。



(b) リラティブジャンプ ("JR") などを使用するときの例を示します。



「JR NZ, \$-3」の\$-3はアセンブラの命令で、「JR NZ, \$-3」のアドレス0023番地から-3番地(0020番地)へ戻るととを意味します。

ただし、機械語に変換するときは「JR NZ.\$-3」の次のアドレス0025番地を00とし、戻りたいアドレスまで-1を行います。

ディスプレイスメントがプラスのときは、次のアドレスを00とし、+1を行います。


(例)


アドレス	○∫○ アセンブリ言語	機械語
	TG0 : 9001	Jaca Cook
0020	JRNZ, \$+4	0 0 0 0 0 0 0 0 2 0 0 3
0022	LD A, H	0 0 ······ 7 C
0023	LD B, 01H	01020601
0024	LD C, 05	030E05


- (3) 機械語に変換したプログラムをキーボードより入力します。 機械語に変換したプログラムをアドレス 0 0 0 0 番地よりメモリに書き込んでください。
- (4) カセットテープにストアします。(3)でメモリに書き込んだプログラムをカセットテープにストアしてください。プログラムはアドレス〇〇〇〇~〇〇18番地のメモリに書き込まれています。
- 3.4.2 プログラムのデバックの仕方

3.2.7項のステップ動作、3.2.8項のブレーク動作を使ってプログラムに誤りがないかを調べます。

(操作例)







STEP	アキュムレータ内容 フラクレジスタ内容
	コロロロロアキュムレータ内容フラグレジスタ内容
RUN	上EDは点滅 を繰り返します。

SM-B-80 Tで使用するモニタプログラムについては第4章で詳しく説明します。

Karola landiline.

ままは20gmが正常の4 ドバイニ・コラー

SERVICE MARCH PROCESSES SEE

28-12

2000年の東京の中で

\* ・・・・・コ、サー人以を呼り。入力をは本来ーに従って販売を集合す。 データモーが入力されるととと サー・メタしたもは形を示し、オモニック デチーが入力されると、そのカマンドの時間・ナン小網網を取しなり

- ドのギューナンは、発コマンドキー収別店した処理を行います。

-45-

# 第4章 モニタプログラム

# 4.1 概 要

SM-B-80 Tのモニタプログラムは、SM-B-80 Tのキー、LED、カセットインターフェースなどを制御し、またユーザ プログラムの実行、修正を行います。次にモニタプログラムの主な機能と特長を示します。また付録8にモニタプログラムのリストを示します。

# 機能

- ① ユーザレジスタの内容表示、および変更
- ② メモリの内容表示、および変更
- ③ ユーザプログラムの実行 は多すがみ 無対する エガス まなった コーチョ る 生間 数 7 08 8 182
- ④ ユーザプログラムのステップ実行
- ⑤ カセットテープよりのロード、およびストア
- ⑥ ブレークポイント、ブレークカウンタ機能

# 特 長

- ① レジスタのシンポル表示
- ② 16ピットレジスタの変更が容易に行える
- ③ オーディオカセットのリモート操作
- ④ カンサスシティ規格採用


# 4.2 構 成

モニタプログラムは、次の三つの部分より構成されています。

- ① メインルーチン
- ② コマンド処理ルーチン
- ③ 割り込み処理ルーチン

メインルーチンは、キー入力を待ち、入力されたキーに従って処理を進めます。データキーが入力されると、そのデータをLEDに表示し、またコマンドキーが入力されると、そのコマンドの処理ルーチンへ制御を移します。 コマンド処理ルーチンは、各コマンドキーに対応した処理を行います。

割り込み処理ルーチンは、SM-B-80Tで使用しているノンマスカブルインターラプトの処理ルーチンで、レジスタの退避、ブレークカウンタの更新などを行います。



# 4.3 モニタサブルーチン

モニタで使用しているいくつかのサブルーチンを、ユーザプログラムで使用することができます。 モニタサブルーチンの名前と開始アドレスを次に示します。

	名 前 州7737	assumma.	アドレス
1	セグメントデータ変換サブルーチン	(SEGCON)	E 3 2 4
2	文字データ変換サブルーチン	(DISP)	E 2 F 7
3	キー入力・LED表示サブルーチン	(KEYIN)	E 3 3 F
4	タイマーサブルーチン	(WAIT)	E 2 B 7
(5)	カセットロードサブルーチン	(LOAD)	E1C6
6	カセットストアサブルーチン	(STORE)	E 2 3 6
7	LED表示サブルーチン	(SCAN)	E 3 7 0

以降の説明では、アドレスの代りに4.4項のメモリマップの名前を使用します。

4.3.1 セグメントデータ変換サブルーチン SEGCON

〈機 能〉

DISBUF内の文字データをセグメントデータに変換してSEGBUFにストアします。

<開始アドレス>

E 3 2 4 番地

<使用レジスタ>

A, F, B, C, D, E, H, L

ADDR, DATAの内容は、二つのパッファDISBUFとSEGBUFを通して表示されます。 まずADDR, DATAは、サブルーチンDISP1によって文字データに変換され、DISBUFに格納され ます。次に各文字データは、サブルーチンSEGCONによってセグメントデータに変換され、SEGBUFに 格納されます。SM-B-80Tでは、LED表示をソフトウエアで行っているためキー入力・表示サブルーチン の実行中のみSEGBUFのデータはLEDに表示されます。





図4.2 表示データの変換

SM-B-80Tは、表4.1 に示す 2.6 種の文字を表示することができます。 各文字には順に番号が割り当ててあってこの番号をこの文字の文字データと呼びます。またLEDのどのセグメントを点灯させるかに対応したデータをこの文字のセグメントデータと呼びます。

7	6	5	4	3	2	1	0

ピット7 ピット6 ピット5 ピット4 ピット3 ピット2 ピット1 ピット0

図4.3 セグメントデータ




LED

文字	文字データ	セグメント データ	LED
0	0 0	5 C	
1	0 1	0 6	
2	0 2	5 B	=
3	0 3	4 F	
4	0 4	66	<b> _</b>
5	0 5	6 D	5
6	0 6	7 D	5
7	0 7	2 7	17
8	0 8	7 F	
9	0 9	6 F	5
A	0 A	7 7	1=1
В	0 B	7 C	1
С	0 C	3 9	<b> </b> -

文	字	文デー	字タ	セグラ	イント -タ	LED
	D	0 1	D	5	E	
SIUF.	E	0 1	E	7	9	15
	F	0 1	F	7	1	<i> </i> -
51 4 KF	H	1 (	0	7	4	<i> </i> -,
	L	1	1	3	8	
35711	P	1 :	2	7	3	
	X	1 3	3	7	6	-
	Y	1 4	4	6	E	<u>                                     </u>
- * 0	_)	1 5	5	4	0	-
21 2 1 3	9	1 (	6	2	0	-
学	白	17	7	0	0	e isk
UFOR	I B	1 8	3	0	6	-
	s	1 9	7	6	D	15,

# 表 4.1 文字表示変換表 (16進数)

CALL SECCOL



<注 意>

SEGCONは、デシマルポイントをサポートしていません。

デシマルポイントを点灯するには、SEGBUFの対応するバイトのビット7を1にしなければなりません。

# <例>

LEDに1~8の数を表示するルーチンです。

	アドレス	機械語		アセン	ブリ言語	
1				ORG	0	
2	0000	21D5FF		LD	HL, DISBUF	
3	0003	0608		LD	B, 8	
4	0005	7 0	LOOP:	LD	(HL),B	
5	0006	2 3		INC	HL	
6	0007	1 0 F C		DJNZ	LOOP	
7	0009	CD24E3		CALL	SEGCON	
8	0 0 0 C	CD3FE3		CALL	KEYIN	

# 4.3.2 文字データ変換サブルーチン DISP

#### 〈機 能〉

ADDR , DATAの内容を文字データに変換してDISBUFにストアし、SEGCONをコールしてセグ  ${\it y}$   ${\it y}$ 

E2F7番地

<使用レジスタ>

A, F, B, C, D, E, H, L, B', D', E', H', L'

<フローチャート>




図 4.5 文字データ変換サブルーチン

〈例〉

LEDに1~8の数を表示するルーチンです。

	アドレス	機械語	アセンフ	リ言語 AFROATAG、XGGA
9			ORG	O FF-FEEEBURKELT
10	0000	213412	LD	HL, 1234H
11	0003	2 2 E 1 F F	LD	(ADDR), HL
12	0006	217856	LD	HL,5678H
13	0009	2 2 D F F F	LD	(DATA), HL
14	0 0 0 C	CDF7E2	CALL	DISP
15	000 <b>F</b>	CD3FE3	CALL	KEYIN

# 4.3.3 キー入力・LED表示サブルーチン KEYIN

# <機 能>

SEGBUF内のセグメントデータをLED表示し、キー入力を待ちます。キー入力があればそのキー番号を Aレジスタに入れてリターンします。

<開始アドレス>

E33F番地

<使用レジスタ>

A', F', C', IX, IY を除く全レジスタ

<出 カ>

図 4.6 にキーの位置とキー番号の対応図を示します。(16進)

	1 3	1 4	11	1 2	-	RESET # -
	С	D	E	F	1 7	
The second name of	8	9	A	В	1 0	
	4	5	6	7	1 6	
	0	1	2	3	1 5	

図 4.6 キー番号

# 〈例〉

入力したキーのキー番号をLEDに表示します。

	アドレス	機械語		アセン	プリ言語
16				ORG	0
17	0000	CD3FE3	LOOP:	CALL	KEYIN
18	0003	6 F		LD	L, A
19	0004	2600		LD	H, 0
20	0006	2 2 D F F F		LD	(DATA), HL
21	0009	CDF7E2		CALL	DISP
22	0 0 0 C	18F2		JR	LOOP

# 4.3.4 タイマーサブルーチン WAIT

# 〈機 能〉

Bレジスタの内容をnとすると、n×0.5秒後にリターンします。

# <開始アドレス>

E 2 B 7 番地

# <使用レジスタ>

A, F, B, H, L




図 4.7 キー入力・LED表示サブルーチン




図4.8 タイマーサブルーチン

A. P.B. H. L

<例>

1秒ごとにREM用LEDが点滅します。

	アドレス	機械語		アセン	ブリ言語
2	23			ORG	0
	24 0000	DBDC	LOOP:	IN	A, (REM)
	25 0002	0602		LD	B, 2
	26 0004	CDB7E2		CALL	WAIT
	27 0007	D3DC		OUT	(REM), A
	28 0009	0602		LD	B, 2
	29 000B	CDB7E2		CALL	WAIT
	30 000E	18 <b>F</b> 0		JR	LOOP
4.3.5 <機		ドサブルーチン	LOAD		
カー	ヒットテープよ	りメモリヘデータ	またはプログラムを	rロードします	o
<開始	台アドレス>				
E	1 C 6 番地				
〈使月	用レジスタ>				
A	F, B, C,	D, E, H, L			
<b>〈デ</b>	ータフォーマッ	+>			

SM-B-80 Tのカセットインターフェースは、カンサスシティ規格を採用しており、次に示す仕様となっています。

モード 直列非同期 伝送速度 300 ポー マーク(論理"1") 2400Hz を8サイクル スペース(論理"0") 1200Hz を4サイクル テープヘッダ テープの開始よりマーク周波数を30秒間記録 ブロックヘッダ マーク周波数を5秒間記録 スタートビット 1ビット(論理"0") ストップビット 2ビット(論理"1") データビット 8ビット




図 4.9 カセットテープデータフォーマット

レコードナンバーは、レコードのシークェンスナンバを示す。1~最大255
レコードサイズは、 このレコードのデータ長を示す。 最大255バイト
レコードタイプは、 このレコードの種類を示す。"0"の場合、エンドレコード
"1"の場合、データレコードです。

# 〈注 意〉

もしロード中にエラーを生じると、LEDへ"ーーーー"を表示してモニタへ戻ります。




図4.10 カセットロードサブルーチン

# 4.3.6 カセットストアサブルーチン STORE

# 〈機 能〉

カセットテープへデータ、または、プログラムをストアします。 とのルーチンをコールする前にストアするメモリブロックの開始アドレスをADDRへ、最終アドレスをDA TAにセットしていなければなりません。

<開始アドレス>

E236番地

<使用レジスタ>

A, F, B, C, D, E, H, L

〈データフォーマット〉

4.3.5 参照

○番地より100番地の内容をカセットへストアします。

	アドレス	機械語	アセンブ	「リ言語・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
31			ORG	SM-B-ROICELEDGESO
32	0000	210000	LD	HL, O
33	0003	22E1FF	LD	(ADDR), HL
34	0006	210001	LD	HL,100H
35	0009	2 2 D F F F	LD	(DATA), HL
36	0 0 0 C	CD36E2	CALL	STORE

# 〈フローチャート〉




図4.11 カセットストアサブルーチン

# 4.3.7 LED表示サブルーチン SCAN

# 〈機 能〉

SEGBUF内のセグメントデータをLEDに表示します。

SM-B-80 TではLEDの表示をダイナミックスキャンで行っているため続けてコールしてください。

# <開始アドレス> コヨー(第四日本)

E370番地

# <使用レジスタ>

A, F, C, D, H, L

# <例>

LEDに1~8の数を表示 ます。 3月0寸2

	アドレス	機械語		アセン	ブリ言語
37				ORG	0
38	0000	21D5FF		LD	HL, DISBUF
39	0003	0608		LD	B, 8
40	0005	7 0	LOOP1:	LD	(HL),B
41	0006	2 3		INC	HL
42	0007	1 0 F C		DJNZ	LOOP1
43	0009	CD24E3		CALL	SEGCON
44	0 0 0 C	CD70E3	LOOP2:	CALL	SCAN
45	000F	18FB		JR	LOOP2

# 〈フローチャート〉




図 4.12 LED表示サブルーチン

# 4.4 モニタワーキングエリアのメモリマップ

SM-B-80Tは、FF00番地よりFFFF番地までの256バイトのモニタ専用RAMを持っています。 とのRAMはモニタのワーキングエリアとして用いられます。

FFE FFD FFC FB FA F9 F8 F7 F6 F5 F4 F5 F4 F5 F1 F0 EF	BADDR BCOUNT PC A F I IF B C D E H L		H L	ブレークカウンタ	17 7 7 L
FFC FB FA F9 F8 F7 F6 F5 F4 F3 F2 F1	PC A F I IF B C D E H				8083
FB FA F9 F8 F7 F6 F5 F4 F3 F2 F1	A F I IF B C D E H			STACK	8393
FA F9 F8 F7 F6 F5 F4 F3 F2 F1	A F I IF B C D E H		L		
F 9 F 8 F 7 F 6 F 5 F 4 F 3 F 2 F 1 F 0	F I IF B C D E H				
F 8 F 7 F 6 F 5 F 4 F 3 F 2 F 1 F 0	I IF B C D E				
F7 F6 F5 F4 F3 F2 F1	IF B C D E H				
F 6 F 5 F 4 F 3 F 2 F 1 F 0	B C D E H				
F 5 F 4 F 3 F 2 F 1	C D E H				
F 4 F 3 F 2 F 1 F 0	D E H				
F 3 F 2 F 1 F 0	E H				
F 2 F 1 F 0	Н				
F 1 F 0		-			
FO _	I.				
FO _					
_	Α'			ユーザレジスタ	
	F'		2	セーブエリア	
EE	В'				
ED -	C'				
EC	D '				
_					
			Н		
	IX				
_					
Court (M2	ΙΥ		-		
_					
	SP				
	ADDR			アドレスレジスタ	
217 2217 240	DATA			データレジスタ	
	REMSW	******		リモートスイッチフ	ラグ
On the second se		LETTER	2 T T T		283 112
FDC		7	8		
DB			7		
DA			6		
D 9			5		
D8	DISBUF		4	ディスプレイパッフ	7
			3		
D /			2		
			_		
	EB	EB E' EA H' E9 L' E8 IX E7 E6 IY E5 E4 SP FE2 ADDR FE0 DATA FDE REMSW FDD FLAG FDC DB DA D9 D8 D7 D1 SBUF	EB E' EA H' E9 L' E8 IX E7 E6 IY E6 E5 E4 SP FE3 FE2 ADDR FE0 DATA FDE REMSW FDD FLAG FDC DB DA D9 D8 D7 D1 SBUF	EB E' EA H' E9 L' E8 IX L E6 IY L E4 SP L FE2 ADDR H E1 DATA L FDE REMSW FDD FLAG FDC DB DA DA G DB DA DA G DB DA DA G DB DA DA DA G DB DA DA DA DA DA DB G DB G DA DB G DB G DB G DA DB G DB G DB G DA DB G	EB E' EA H' E9 L' E8 IX L E6 IY L E4 SP L FE2 ADDR H FFE0 DATA H FDE REMSW リモートスイッチフ FDC DB DA

FFD4		8	ママリチとのオリエッフ	グイキーじゅ	
D 3		7			
D 2	用事をニテのモトへる。	6			
D 1	CECDUE	5	ridd and a low some or		
D 0	SEGBUF	4	セクメントハッファ	ントバッファ	
CF		3			
CE	リエットエケーンス	2			
FFCD		1			
FFCC	MODE		モードフラグ STE	P/RUN	
FFCB	N N	F1	PC	3444	
		1			
	STACK	Ī	モニタスタックエリア		
FF9A			H	F.2	
FF99					
	2-46723	-			
	2622-2				
5	USER	×	ユーザースタックエリ		
				6.8	
		H			
		4			
		H			
		d			
		H			
FFOO			9.2	6888	
	表 4.2	モニタワーキング	rur Adda		

ユーザスタックとして154パイトのエリアが確保されています。スタックポインタはリセットするたびにこのエリアを指すよう設定されますので、サブルーチンネスティグは87まで可能です。

# 第5章 SM-B-80Tハードウェア

との章では、SM-B-80 Tの構成、ハードウエアについて説明します。 なお、LSIについては付属のLSI資料を参照してください。

# 5.1 マイクロコンピュータの基本的な構成

マイクロコンピュータは、基本的にはCPU、メモリ、I/Oポートで最小のシステムが構成できます。 25.1 25




図5.1 基本的な構成

マイクロコンピュータのシステムとしては一般的に経済性、信頼性から制御プログラム(モニタプログラム)を ROMに書いておき、RAMは、データの保存場所として、また、スタックとして使用しています。

Z-80 CPUは5V単一電源で動きますので、ROM、RAMにも5V単一電源のものを使えば電源の種類が 少なくてすみ、電源構成が簡単になります。

コンピュータシステムには、コンピュータ内部と外部世界とを結ぶ(データ交信) I/O回路が必要です。 ② 5.1 の構成では、I/OポートとしてZ-80 PIOを使用しています。

Z-80 PIOは、CPUから送られてきたデータを外部に出力したり、また、外部から入力されたデータを コンピュータ内部のデータバスに取り込んだりします。

図 5.1 はマイクロコンピュータの基本的な構成ですので、メモリなどのアドレス配分はアドレス信号を直接使用していますが、将来メモリなどの拡張を考えた場合、アドレスデコードしてアドレス配分をした方が非常に有利となります。

# 5.2 SM-B-80Tのシステム構成

図5.2にSM-B-80Tのシステム構成を示します。




図 5.2 SM-B-80Tのシステム構成

SM-B-80 TはC PUにLH-0080 (Z-80 C PU)を使用しています。

ROMにはバイポーラのLH-7055(1Kバイト)を使用し、モニタプログラムを書き込んで1個実装して います(最大2個まで搭載できます)。

RAMにはモニタプログラム専用のLH-2111A4(256バイト)と、ユーザ用としてLH-2114-3 (1K バイト)を使用しています。また、LH-2114-3は最大3Kバイトまで拡張できます。さらに、メ

モリのチップ選択はアドレスデコード回路でアドレス信号 $A_8 \sim A_{15}$ をデコードした信号を使用しています。

オーディオカセットインターフェースは、8251 (UART) を使用してのデータの並列、直列変換回路と変調回路、復調回路、リモート回路、分周回路より構成されます。

バラレルのI/OボートはLH-0081(Z-80 PIO)を使用しています(オプション)。この他に、キーボードとのインターフェースに使用しているLH-0081&キーボードを使用しなければバラレルI/Oボートとして使用できます。

キーボードは、25キー、8桁7モグメントLED、デコード回路、LED駆動回路より構成し、34芯のフラットケーブル(J<sub>2</sub>)でCPUボードと接続しています。

アドレス、データ、コントロール信号はパッファを介して100ピンコネクタ  $(J_1)$ へつながっていますので、パッファを取り付けることにより  $J_1$ を用いてシステムを拡張できるようになっています。

SM-B-80Tはこの他に、リスタートアドレス変換回路、リセット回路、水晶発振回路などにより構成されています。

図5.3 にSM-B-80Tのシステム構成の詳細を示します。

#### 5.3 アドレス配置

SM-B-80Tのメモリアドレス、ポートアドレスについて説明します。

# 5.3.1 メモリアドレス

表 5.1 に SM-B-80 Tのメモリアドレスを示します。

メモリのアドレス配置は、アドレス信号 $A_{15}\sim A_{8}$  をデコードして各メモリのチップ選択信号として使用しています。

ROMは、アドレスE000番地~E7FF番地の2Kバイトに配置しています。

モニタプログラムが使用するRAMは、アドレスFF00番地~FFFF番地の256バイトに配置していま す。

ユーザ用RAMは、アドレス0000番地~0BFF番地の3Kバイトに配置しています。

# 5.3.2 ポートアドレス

表 5.2 にSM-B-80Tのポートアドレスを示します。

ポートアドレスの配置は、アドレス信号 $A_7\sim A_0$ をデコードして各I/Oポートの選択信号として使用しています。

ポートアドレスのDE~FFは将来のシステム拡張用としています。




図5.3 システム構成

ドレス	容量	メモリ	内容
FFF FOO	256	RAM	LH-2111A4 (ワーキングエリア)
EFF			
800	5 K + 7 6 8	12 - 12	ブラン  ク
7 F F	1 K	ROM	LH-7055
400	117	ROM	(オプション)
3 F F	1K	ROM	LH-7055
			(モニタプログラム)
FFF		8	15 : 74LS
	53K		ブランク
C 0 0			器田子一支车
BFF		RAM	LH-2114
400	2 K		(オプション)
3 F F	1 K	DAM	LH-2114-3
000	1 17	KAM	(ユーザエリア)
	FFF F00 EFF 800 7FF 400 3FF 000 FFF C00 BFF	FFF 5K 768 768 7FF 1K 53FF 1K 53K C00 BFF 2 K 400 3FF 1K	FFF

アドレス	内 容
FF	Taleggy
DE	システム予備
DD	U44 F/F セット (OUT命令) リセット (IN命令)
DC	リモート端子 ON (OUT命令) OFF(IN命令)
DB	コントロール
DA	8251 データ
D 9	STEP
D 8	ARES
D 7	ポートBコントロール
D 6	PIO2 ポートBデータ
D 5	ポートAコントロール
D 4	ポートAデータ
D 3	ポートBコントロール
D 2	ポートBデータ
D 1	PIO1 ポートAコントロール
D 0	ポートAデータ
CF	
	ブランク
0 0	- + TSE2581

表 5.1 メモリアドレス

表 5.2 ポートアドレス

# 5.4 リスタート回路

リスタート回路は、電源を投入したとき、 RESET キーを押したときにCPU, PIO, 8251, F/Fなどをリセットするためのものです。

電源を投入、または、 RESET キーを押すことにより $\overline{RES}$ が "L" レベルとなり、この "L" レベルの間が リセット期間となります。また、この信号は $C_1$  と  $R_8$  の時定数で "H" レベルになりますが、 "H" レベルになるとリスタートします。

CPU, PIO, F/Fに対してはRESETが、8251に対してはRESETがリセット信号になります。 \*\* また、MRESETは外部よりリセット信号を入力するラインです。

図5.4にリスタート回路を示します。また、図5.5にタイミングを示します。




図 5.5 電源投入および手動リスタートのタイミング波形

RESET キーを押したときのチャタリングはC1と Rs の時定数を充分に大きくして防いでいます。

# 5.5 アドレス変換回路

アドレス変換回路は、アドレス切り換えスイッチでCPUのリスタートアドレスをユーザプログラムの開始アドレス 0 0 0 0 番地か、モニタプログラムの開始アドレス E 0 0 0 番地のどちらかに変換するためのものです。 図 5.6 にアドレス変換回路を示します。

Z-80 CPUのリスタートアドレスは0000番地ですが、アドレス切り換えスイッチをE0000側に設定しておきますと $\overline{RESET}$ により $7474(U_{47})$ が "H" にセットされますので、CPUのアドレス信号 $A_{15}\sim A_{13}$ を "H" (1) にします。これによりアドレスがE0000番地に変換されます。

モニタプログラムをE000番地より実行しますと次の命令が書き込まれていますのでCPUのプログラムカウンタ(PC)の書き換えと、7474( $U_{47}$ )を "L" にリセットするためアドレス信号 $A_{15}\sim A_{13}$ を "H"(1) にするのを中止します。命令の詳細は付録8のモニタプログラムリストを参照してください。




図 5.6 アドレス変換回路

# 5.6 ステップ回路

ステップ回路は、シングルステップ機能によりプログラムの中の1命令を実行したときにNMI(ノンマスカブルインターラプト)を発生させるためのものです。

図 5.7 にステップ回路を、図 5.8 にステップ回路のタイミング波形を示します。

STEP キーを押しますとCPUが $\overline{STEP}$ (ポートアドレスD9)を"L" レベルにします。このSTEPで74LS74( $U_{27}$ -½)を"H" にセットしてカウンタ74161( $U_{36}$ )をカウント可能な状態にします。また、同時に74161( $U_{36}$ )にD,C,B,Aの入力状態(1011)をセットします。

プログラムの1命令を実行してカウンタが1011になるとNMIを発生してCPUに送り、CPUはこれに対してアドレス信号にノンマスカブルインターラプトのアドレス0066番地を出力します。これをステップ動作の処理ルーチンE066番地に変換しています。

処理ルーチンでは、 $\overline{ARES}$ (ポートアドレスD 8)を "L" レベルにして74 L S74( $U_{27}$  - ½)と<math>74161( $U_{36}$ )をリセットし、1命令実行後の結果をユーザレジスタに退避させ、次の命令が入っているアドレスをアド




図 5.8 ステップ回路タイミング波形

# 5.7 アドレスデコード回路

アドレスのデコード回路には、メモリのチップ選択用信号を発生させるメモリアドレスデコード回路と、PIO,8251のチップ選択信号や、ステップ回路などに使用する制御信号を発生させるボートアドレスデコード回路があります。

#### 5.7.1 メモリアドレスデコード回路

図5.9にメモリアドレスデコード回路を示します。

ユーザRAM領域のデコード回路では、アドレス0000番地~1FFF番地を1Kパイト単位でデコードしていますが、0C00番地~1FFF番地の5Kパイトは使用していません。

ROM領域は、アドレスE000番地~FFFF番地を1Kバイト単位でデコードしていますが、E800番地~FFFF番地の5Kバイトは使用していません。ただし、FF00番地~FFFF番地の256バイトはモニタプログラム専用のRAM領域(LH-2111A4)に使用しています。

メモリのアドレスについては表5.1を参照してください。




図5.9 メモリアドレスデコード回路

# 5.7.2 ポートアドレスデコード回路

図 5.10 にポートアドレスデコード回路を示します。

ポートアドレスはDO~DFまでデコードしていますが、このうちモニタプログラムがDO~DDまでの14ポートを使用しています。

アドレスの詳細については表5.2を参照してください。




図 5.10 ポートアドレスデコード回路

# 5.8 オーディオカセットインターフェース回路

オーディオカセットインターフェース回路は、8ビットの並列データを直列データに変換し、この直列データを 可聴帯域のオーディオ信号に周波数変調してオーディオカセットに出力します。また、オーディオカセットからの 周波数変調されたオーディオ信号をシリアルデータに変換し、さらに8ビットの並列データに戻します。

オーディオカセットインターフェース回路は、変調回路、復調回路、システムクロックの分周回路、リモートスイッチ回路により構成されます。

図 5.14 にオーディオカセットインターフェースの回路を示します。

# 5.8.1 データのフォーマット

SM-B-80 Tでは、カセットテープへはカンサスシティ標準フォーマットで記録していますが、その仕様は次のようになっています。

(1)	E-F	直列非同期
(2)	データ伝送速度	300ポー(ビット/秒)
(3)	マーク(論理"1")	2400 Hzで8サイグル
(4)	スペース(論理"0")	1200 Hz で 4サイクル
(5)	テープヘッダ	テープの開始部分にマーク(論理"1") を30秒間記録
(6)	ブロックヘッダ	データブロックとデータブロックとの間にマーク (論理"1")を5秒間記録
(7)	データブロック長	255バイト
(8)	スタートビット	1ビット(論理"0")

(9) ストップビット 2 ビット(論理"1")

0) データビット 8 ビット

(11) エンドプロック 終わりの部分にスペース(論理"0")を5秒間記録

CPUからの8ビット並列データは8251 (U A R T)で直列データに変換し、自動的にスタートビットを1ビット、ストップビットを2ビット付加します。




図5.11 データフォーマット

データフォーマットの詳細は4.3.5項のカセットロードサブルーチンを参照してください。

# 5.8.2 変調回路

変調回路では、8251(UART)からのシリアルデータを論理"0"のとき1200Hz、論理"1" のとき2400Hz に周波数変調します。

さらに、この変調したデータをフィルタと増幅器を通してAUX端子へ出力します。




図 5.12 変調回路タイミング波形

# 5.8.3 復調回路

復調回路では、カセットテープに記録したデータをカセットのイヤホン端子からCPUポードのPHONE端子に入力し、1200Hz をデータ"0"、2400Hz をデータ"1"に変換します。

PHON E端子に入力したデータは増幅され74 LS14(U<sub>46</sub>)でパルスに波形整形されます。この整形された信号とクロック(614.4 k Hz)でカウント回路を働かせます。

カウント回路では、B点の入力信号(データ)が1200Hz のときはバルスになり、2400Hz のときは"1"になるように設定していますので②点のような波形になります。

この $\hat{\mathbb{C}}$ 点の信号から $8251(U_{50})$ の $\mathbb{R}$   $\mathbb{X}$   $\mathbb{D}$   $\mathbb{C}$   $\mathbb{R}$   $\mathbb{X}$   $\mathbb{C}$   $\mathbb$ 





図 5.13 復調回路タイミング波形

PHONE場子に入力したテーカは増額されてもLS14( $\mathbf{U}_{44}$ )でバ 1丸間号とフロック(音  $\mathbf{I}_{4}$  もん  $\mathbf{H}_{2}$  )でカウント回路全般かせます。



# 5.8.4 リモート回路

リモート回路は、プログラムのロード、または、ストアのときにオーディオカセットを自動的にONさせるためのものです。

リモート回路は、CPUの次の命令で $74LS74(U_{44})$ を"1" にセットしたり、"0" にリセットしたりしてリレーを制御しています。また、リレーがONのときは $LED(D_4)$  も点灯させています。

7-	センブリ言語	機械語	リレー	LED
OUT	(ODCH), A	D 3 D C	ON	点灯
IN	A, (0DCH)	DBDC	OFF	消灯

また、このリモート回路はユーザの方がプログラムで上記命令を使用することにより制御できます。

# 5.9 キーボード

SM-B-80Tのキーボードの表示部、キー入力部の構成について説明します。

キーボードは、PIO1(U49)から出力された信号のデコード回路、8桁7セグメントLEDの駆動回路、キーボードスイッチ回路より構成されています。また、キーボードとCPUボードとは34芯のフラットケーブルで接続していますので、CPUボードとキーボードを切り離してPIO1(U49)をバラレル I/Oボートとして使用することができます。

# 5.9.1 表示回路

表示回路では、 $PIO_1$ ( $U_{49}$ )のポートAの信号をLEDのセグメント信号に使用し、ポートBの上位 4ビット $B_7 \sim B_4$  を 7 4 4 5 ( $U_5$ ) でデコードした信号をLEDの桁信号とキースイッチのスキャン信号として使用しています。また、ポートBの下位 3 ビット $B_3 \sim B_0$  はキースイッチの入力ラインとして使用しています。表示回路では、図5.16 の表示タイミングに示すようにダイナミック駆動しています。また、桁信号と桁信号の間に約 $15~\mu s$  の表示しない時間を設けて桁信号波形の立ち上がりが悪くなっても次の桁に影響しないようにしています。

この15μsの時間はPIO1(U49)のポートBのB7 信号を"1"にして作っています。

LEDのセグメントと、PIO1のポートAの信号との対応は次のようになっています。

ポートA信号名	LEDセグメント	
A <sub>0</sub>	A	
$A_1$	В	
$A_2$	run xxx C xxxx x	A PORTION E NEE
$A_3$	D D	F / G / B
A4	E	E    C
$A_5$	F	D O D. P.
$A_6$	G	
A <sub>7</sub>	D. P.	
A <sub>3</sub> A <sub>4</sub> A <sub>5</sub> A <sub>6</sub>	D E F G	$ \begin{array}{c c} F / \overline{G} / B \\ E / \overline{D} / C \\ \hline D & O D. P. \end{array} $




図5.16 表示タイミング波形(LEDへの信号波形)

# 5.9.2 キー入力回路

キー入力回路は、LEDの1~6桁目の信号(7445デコーダ出力)をキースイッチのスキャンに使用して います。また、 $PIO_1$  の $B_3 \sim B_0$  を入力ラインとして使用しています。

キースイッチを押さない状態では $B_3\sim B_0$  が抵抗 $R_{31}\sim R_{34}$ により "H" レベルとなっています。

キースイッチを押すと、押された入力ラインに桁信号の"L"が入力されPIO1 へ入力されます。


PIO1 へ入力されたデータをCPUはソフト的にどのキーが押されたかを判断してそのキーに対応する処理 を行います。


キースイッチを2つ以上押したときでも1つのキーだけが有効になるようキーに優先順位を設けています。

# キー優先順位

 ${\tt RESET>^{PC}_0>^{SP}_1>^{IX}_2>^{IY}_3>^{BA}_4>^{BC}_5>^{I}_6>^{IF}_7>^{H}_8>^{L}_9>{\tt A>B>C>D>E>F>^{REG'}_{REG'}>}$ LOAD > STOR > RUN > STEP > WRITE > REM > SHIFT

キースイッチのチャタリングに対しては、前後各5msソフト的にキーを読み込まないようにしています。





#### 5.10 PIO1 周辺回路

CPUボードとキーボードとのインターフェースに $PIO_1$  (並列入出力コントローラ)を使用しています。 🛛 5.19 に $PIO_1$  の周辺回路を示します。

モニタプログラムでは、 $PIO_1$  のポートA8ビットを出力ポートとして、ポートBの $B_0 \sim B_3$  を入力ポート、 $B_4 \sim B_7$  を出力ポートとして使用しています。

PIO1 はモニタプログラムでは割り込みが掛からないようにして使用していますが、キーボードを使用せずに他の周辺装置の接続を考慮し、割り込み優先回路を設けています。

割り込み優先は、ボード内ではPIO2より上位に設定しています。

ボートBの $B_7$  ラインはRESET信号とORGATEを構成していますが、これは、システムをリセットしたときにLED(7セグメントの)を全桁消灯するための回路です。このためボートBを他の目的に使用するときはジャンパ線  $P_2$  と  $P_3$  を切断し、 $P_1$  に新たにジャンパ線を追加すれば  $J_2$  (34ビン)にPIO1 の  $B_7$  を直接取り出せます。




図 5.19 PIO1 周辺回路

端子 1/6.	信号名	端子 1/6.	信号名
1	V <sub>CC</sub> (+5V)	18	V <sub>CC</sub> (+5V)
2	"	19	"
3		20	134-ht
4		21	RES
5	PS <sub>1</sub>	22	PS <sub>2</sub>
6	A 7	23	B 7
7	A <sub>6</sub>	24	B 6
8	A 5	25	B 5
9	A4	26	B 4
10	A 3	27	В3
11	A <sub>2</sub>	28	B 2
12	A1	29	B 1
13	Ao	30	Bo
14	ASTB	31	BSTB
15	ARDY	32	BRDY
16	GND	33	GND
17	74.11532	34	"

信号の意味は付録6の端子信号説明表を 参照してください。





表 5.3 端子配列表

図 5.20 J2端子配列



# 第6章 システムの拡張

SM-B-80Tでは、ユーザ用として I/Oポート(PIO2)、バスドライバなどを拡張できますが、その拡張方法、使用方法を説明します。

# 6.1 1ビット出力ポート(74LS74-U44)


CPUポードにポートアドレスDDを割り当てたD型 F∕F を設けています。 この F∕F はプログラムで制御できますのでリレーの制御や、音楽の自動演奏に使用できます。

### 6.1.1 ハードウェア

D型 F/F (U44)はCPUの出力命令で"H"にセットし、入力命令で"L"にリセットできる回路構成となっています。

 $74LS74(U_{44})$ のQ, Q出力はCPUボード上にCHECKビンを設けていますのでことに半田付、または、ワイヤーラビングを行って外部へ信号を取り出せます。

システムのリセット後、74LS74(U44)は "L" にリセットされます。



### 6.1.2 使用方法

U44のD型 F/Fは次のCPUの命令でセット、リセットできます。

ア	センブリ言語	機械語	$U_{44}$	Q		$\bar{Q}$	
OUT	(ODDH), A	D 3 DD		1	("H")	0	("L")
IN	A, (0DDH)	DBDD		0		1	

(例)

3.4.1項でリモート用LEDを約1秒周期で点滅させましたが、同じ方法で74LS74(U44)を"H"にセット、"L"にリセットを繰り返すプログラムを示します。

このプログラムは、3.4.1項のプログラムのポートアドレスをDCからDDに変更するだけで作成できます。

### Z-80 ASSEMBLER VI. 1 (PAGE D. 1 ) 4-28 PAGE D. 1

	アドレス	機械語		アセン	プリ言語	
1				ORG	0 10100000000	
2	0000	D 3 D D	LOOP:	OUT	(ODDH), A	
3	0002	CDOCOO		CALL	TCOUNT	
4	0005	DBDD		IN	A, (0DDH)	
5	0007	CDOCOO		CALL	TCOUNT	
6	0 0 0 A	18F4		J R	LOOP	
7	000C	0605	TCOUNT	: LD	B, 5	
8	0 0 0 E	210024	LOOP1:	LD	HL, 2400H	
9			LOOP2:		HL	
1 0	0 0 1 2	7 C		LD	A, H	
1 1	0 0 1 3	B 5		OR	L	
1 2	0014	20FB		JR	NZ, LOOP2	
1 3	0016	10F6		DJNZ	LOOP1	
1 4	0018	C 9		RET		

### 6.1.3 電気的特性

1ビット出力ポート(74LS74)の電気的特性を示します。

項目	記号	規		格	単位	条件
Д	1C 75	MIN	MIN TYP MAX		14-1V	宋 什
出力High レベル電流	Іон	Ula PIO		-400	μΑ	RESET
出力 Low レベル電流	IOL			8	m A	
出力 High 電圧	Vон	2.7	3. 4		v	$V_{CC} = 4.75 \text{ V}$ $V_{IH} = 2 \text{ V}$ $V_{IL} = 0.8 \text{ V}$ $I_{OH} = -400 \mu \text{A}$
出力 Low 電圧	Vol		0.35	0.5	v	$V_{CC} = 4.75 \text{ V}$ $I_{OL} = 8 \text{ mA}$ $V_{IL} = 0.8 \text{ V}$

※ 74LS74はT・I製を使用していますので特性の詳細は、T・Iデータブックを参照してください。

表 6.1 74 L S 7 4 電気的特性


### 6.2 パラレルI/Oポート(PIO2)

CPUポード内では、ユーザ用 I/OポートとしてPIO LH-0081(8ピット×2ポート)を1個増設できます。またPIOの I/OラインはJ<sub>3</sub>(44ピン)へ出力しています。

#### 6.2.1 PIO2周辺回路

PIO2は、ポートアドレスD4~D7の4ポートを割り当てています。

PIO2 は、システムのリセット後モニタプログラムではモード設定など行っていません。このためPIO2 を使用するときは使用目的に応じてプログラムでモードなどの設定をしてください。また、PIO2 の割り込みに対する優先順位はPIO1 より下位に設定しています。



J2 (44ピン)の端子配列は付録5の端子配列表を参照してください。

#### 6.2.2 PIOのプログラミング法

PIOはプログラマブルな並列入出力コントローラで、プログラムにより2つの I/Oボートをモード 0, 1, 2, 3 のいずれかに指定して使用できます。

PIOは、紙テープパンチャ、紙テープリーダ、プリンタ、キーボードなどの周辺装置とZ-80 CPUをTTL レベルでインターフェースするものです。

図6.4にPIOの端子配列を示します。また、ポートアドレスの詳細は5.3.2項を参照してください。




図 6.4 PIO端子配列表

PIOの信号の意味については、別に添付されているLSI資料を参照してください。

PIOの I/Oポートはリセット後ハイインピーダンス状態となり、モードの設定を行うまで継続します。 PIOのプログラムによる動作は次のようになります。

#### (1) 割り込みベクトルの設定(書き込み)


PIOは、CPUと一緒に使ってモード2の割り込みに使用できます。モード2では、割り込みをかけているデバイスが割り込みベクトルをデータバスに乗せ、CPUはこのベクトルを割り込み処理ルーチンの下位アドレスとします。また、上位アドレスはあらかじめIレジスタに書き込んでおきます。

PIOにベクトルを書き込むときは次の形式のコントロール語を希望するポートに書き込みます。

D <sub>7</sub>	$D_6$	D 5	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
V <sub>7</sub>	V <sub>6</sub>	V <sub>5</sub>	V <sub>4</sub>	V <sub>3</sub>	V <sub>2</sub>	V <sub>1</sub>	0

この0が割り込みベクトルを表わします。

割り込みを処理するルーチンのアドレス(16ビット)は次のようになります。



(例)

割り込み処理ルーチンの開始アドレスが書き込まれているメモリのアドレスをD124番地とし、PIO2の ボートAにベクトル24を設定します。また、CPUのIレジスタには上位アドレスのD1を設定しておきます。 oCPUのIレジスタにD1を設定します。

アセンブリ言語

機械語

LD A, 0 D 1 H 3 E D 1 ...... Aレジスタに D 1 を ロード

LD I,A

ED47 …… I レジスタに A レジスタの内容をロード

oPIO2のポートAにベクトル24を設定します。

LD A, 24H

3E24 ..... Aレジスタに24をロード

OUT (0D5H),A D3D5...... ベクトルを設定

PIO2のポートアドレス

(2) モードの設定

PIO $\kappa$ はモード0, 1, 2, 3 の4つのモードがあります。

モードの設定は次のように行います。 40 40 40 40 40 40

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	$D_0$
$M_1$	M <sub>0</sub>	×	×	+1 J	121	itt.1, 3	1 1

×=未使用ビット(0でも1でも可)

モード語を表わ

モード設定を表わします。

します。

	モ	-	F			M <sub>1</sub>	Mo
出	カ	モ	-	۴	0	0 0	0
入	力	モ	-794	F	11	0	1
双	方 向	性	ŧ -	F.	2	1	0
ピッ	トコン	10-	ルモー	۴.	3	1	1

モード0 : データを周辺装置へ出力します。

モード1: データを周辺装置から入力します。

モード2 : 周辺装置からデータの入力、周辺装置へのデータの出力ができます。……ポートAのみ。

モード3: ポートをビット単位に入力/出力に指定して使用できます。

PIO2のポートAを出力モード(モード0)に、ポートBを入力(モード1)に指定して、ポートAに 10101010(AA)を出力します。

oポートAを出力モードに設定します。

アセンブリ言語

標準語

A, OFH LD

3EOF ····· AレジスタにOFをロード

OUT (0D5H), A

D3D5 …… モード0を設定

oポートBを入力モードに設定します。

LD A, 4FH 3E 4F..... Aレジスタに4Fをロード

OUT (0D7H) D3D7…… モード1を設定

oポートAに101010(AA)を出力します。


LD A, OAAH

3EAA…… AレジスタにAAをロード

OUT (OD4H), A

D3D4…… ポートAにAレジスタ内容を出力

モード3を設定したときは、次のコントロール語を設定してポート(8ビット)のどのビットを入力にするか、 出力にするかを指定します。




I / 0 = 1

ビットを入力用に指定します。

= 0.ビットを出力用に指定します。

(3) 割り込みコントロール語の設定

ポートを割り込みに使用するときは、次に示す割り込みコントロール語を設定します。



- D<sub>7</sub> = 1 割り込み許可フラグをセットし、CPUへ割り込み要求を発生できます。
  - 割り込み許可フラグをリセットし、CPUへ割り込み要求を発生できません。
- AND マスクされていないビットのすべてが Ds で指定される状態になったときに割り込み  $D_6 = 1$ が発生します。
- = 0 マスクされていないビットのどれかがDs で指定される状態になったときに割り込み OR が発生します。
  - D<sub>5</sub> = 1 High ポートデータバスラインが"H"になると割り込みを発生します。
- Low ポートデータバスラインが"L"になると割り込みを発生します。 = 0
  - D4 が1であれば次にポートに書かれるコントロール語は下記のようなマスクとして取り扱わ D<sub>4</sub> れます。

MB(マスクビット)=0であるビットだけが割り込み発生を監視されます。

	D <sub>6</sub>	_		and the same of the same of			
MB <sub>7</sub>	MB <sub>6</sub>	MB <sub>5</sub>	MB <sub>4</sub>	MB <sub>3</sub>	MB <sub>2</sub>	MB <sub>1</sub>	MB <sub>0</sub>

割り込み許可フラグは次に示すコントロール語でセット、リセットできます。

$D_7$	$D_6$	$D_5$	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	$D_1$	$D_0$
割り込み許可フラク	×	×	×	0	0	1	-1:8

このコントロール語は、割り込み許可フラグだけをセットしたり、リセットしたりして他のビットはそのままにしておきたいときに使用します。

#### (例)

 $PIO_2$  のポートB をモード 3 (ビットコントロールモード) で使用し、 $B_0 \sim B_3$  を入力、 $B_4 \sim B_7$  を出力にします。また、割り込みについては $B_0 \sim B_1$  の 2 ビットだけを監視し、 $B_0$  、または、 $B_1$  のどちらかが "H"になったときに割り込みが発生するようにします。

割り込み処理ルーチンの開始アドレスが書き込まれているメモリのアドレスをD124番地とします。

oCPUのIレジスタにD1を設定します。

アセ	マンプリ言語	機械語									
LD	A, 0D1H										A.
LD	I , A	ED47		1	1	0	1	0	0	0	1
0 P I O 2	のポートBにベクトル	を設定します	0								
LD	A,24H	3 E 2 4	,			割り	込み	ベク	1	,	
OUT	(0D7H),A	D 3 D 7	1 - 7	0	0	1	0	0	1	0	0
oモード :	を設定します。										
LD	A, OCFH	3 E C F					モー	ド設力	定		
OUT	(0D7H),A	D3D7		1	1	×	×	1	1	1	1
oモード37	を設定したので I/O	指定をします	44-04-55								
LD	A, OFH	3 E O F					1/	0 指5	定		
OUT	(0D7H),A	D3D7	019-10	0	0	0	0	1	1	1	1
o割り込み:	コントロール語を設定	- 1000 Oct 100									
LD	A,0B7H	3 E B 7	CHERT SAME	PP8	割	り込み	4 7 3	ント	o — .	ル語	19 全日
OUT	(0D7H),A		の位置にきょ の 8・信号が重	1	0	1	1	0	1	1	1
o割り込みの	Dマスクを設定します。										
LD	A, OFCH	3EFC	_			マ	スク	の設	定		
OHT	(0D7II) A	D 7 D 7		1	1	1	1	1	1	0	0




図 6.5 PIO2 の設定例

### 6.3 キーボードインターフェース(PIO<sub>1</sub>)

キーボードのインターフェースとして使用している $PIO_1$  については5.10 項で説明しましたが、 $PIO_1$  を他の目的に単独で使用する場合について説明します。

PIO1は、モニタプログラムではキーボードとのインターフェース用にモード設定をしていますので単独に使用するときは改めてプログラムで設定し直す必要があります。

プログラムの方法はPIO2で説明した方法で行いますが、ポートアドレスが次のようにPIO2と異なります。

	ポート	アドレス
(a. )	PIO <sub>1</sub>	PIO <sub>2</sub>
ポートAデータ	D 0	D 4
ポートAコントロール	D 1	D 5
ポートBデータ	D 2	D 6
ポートBコントロール	D 3	D 7

表 6.2 PIO1, PIO2ポートアドレス

キーボードを使用せずに $PIO_1$ を他の目的に使用する場合は、図6.6に示すようにブリント板に取り付けている  $P_2$  と  $P_3$  の ジャンパ線を切断し、新たに $P_1$  の位置にジャンパ線を取り付けてください。 これにより  $J_2$  (34ピン)へは $PIO_1$  の  $B_7$  信号が直接つながります。

-86-




図 6.6 ジャンバ線

J2(34ピン)の端子配列は、5.10 項、または、付録6を参照してください。

### 6.4 EPROM使用方法

SM-B-80 TではROMとしてモニタプログラムを書き込んだバイポーラPROM LH-7055を1個実 装し、ユーザ用としてさらに1個増設できますが、このバイポーラタイプ以外に2708タイプのEPROMを使 用できます。

2708タイプのEPROMを使用する場合は+12Vと-5Vの電源が+5V以外に必要です。 2708タイプのEPROMを使用する方法について説明します。

+12 V と -5 V を SM-B-80 Tに接続するには、図 6.8 に示す +12 V と -5 V の配線部分に半田付けする か、図6.7に示すJ1 (100ピン)の+12 Vと-5 V用端子に半田付けします。

また、電源ノイズによる誤動作を防ぐため、図 6.8 に示すプリント板のバックシンボルの位置にコンデンサを取 り付けてください。 コンデンサには次のものを使用します。

コンデンサ NO

部品

CA~CF

25 V以上の1 μF タンタルコンデンサ

C 17, 18

25 V以上の33 μF 電解コンデンサ





図 6.7 J1 (100ピン)への電源配線




U<sub>16,17</sub>: LH-7055 ± たは2708 ダイプEPROM

(注) 2708タイプEPROMを使用する場合、19ビンに+12V、21ビンに-5Vが供給されます。

図 6.9 ROM回路

### 6.5 コントロール信号用バッファ

コントロール信号用パッファ回路は、8 T 9 7  $(U_3)$ 、8 T 2 8  $(U_4)$ 、7 4 0 4  $(U_9)$  で構成します。 コントロール信号の中でB U S R Q  $^*$  は ダイレクトメモリアクセス (DMA) に使用します。また、MRESET  $^*$  は、ボードの外部からシステムをリセットするための入力信号ラインです。



### 6.6 双方向性アドレスバッファ

双方向性アドレスバッファ回路は、 $8T26を4個(U_5 \sim U_8)$  使用して構成します。

アドレスパッファは通常ボードの外部へアドレス信号を出力していますが、ボード内のメモリをアクセスするためにBUSRQ\*を"L"にして DMA (ダイレクトメモリアクセス)を使用するときに、アクセスしたいメモリのアドレスを入力できます。

BUSRQをCPUが受け付けるとCPUのアドレスラインはフローティングになります。また、BUSAK\*
も "L" となり、8T26はレシーブ状態になります。

双方向性アドレスバッファは、アドレス信号を負論理で出力しています。また、バッファ用 I C の取り付け位置などは、2.5 項を参照してください。

D<sub>0</sub>\*の\*は負論理出力(D<sub>0</sub>)を表わします。

 $U_{1,2}$ :

### 6.7 双方向性データバッファ

双方向性データバッファは、 $8\ T\ 2\ 6\ \epsilon\ 2\ d$  ( $U_1\sim U_2$ )使用して構成します。  $2\ 6\ \epsilon\ 1\ 0$  に回路を示します。




図 6.10 双方向性データバッファ回路

SM-B-80 Tでは、双方向性データバッファを制御する回路をボード内に含んでいませんので、ボードの外でメモリなどを使用するときは制御回路を追加してください。

### 図 6.11 に制御回路例を示します。

### (例)

ポードの外に 8K バイトのメモリ (スタティックRAM)を追加します。メモリは、アドレス COOO番地からの 8Kバイトに置いています。






図 6.11 双方向性データバッファ制御回路例


(注) ボードの外にダイナミックメモリを使用する場合は ④ の回路を使用します。


双方向性アドレスバッファ、データバッファに使用する8T26の代わりに8T28を使用しますと、アドレス信号、データ信号を正論理で出力することができます。








H














LH8HO2-KEY

付録5 端子配列表

列表

星

4

舞

J 3

2

5

J

(100 ピン)

リセット入力 ポートアドレス出力 明 ボートA, Bバス 田 CPU制御入力 ドレスバス データバス 注電 P I 01 說 光 RES B7 B6 B4 B3 B3 5 V 言号、名 (半田面) 名 (+5 V)BUSRQ\* INT\* HALT\* RFSH\* WR\* 1 IORQ\* 叫 VBB GND A13\* A15\* VCC A11\* D5 \* " D3 19 20 22 22 22 23 24 25 26 27 27 排子% 指子》 90 95 100 8 8 8 5 8 8 6 8 8 6 8 8 7 8 8 7 8 8 7 8 8 7 8 8 7 8 8 7 8 8 7 92 94 26 98 76 77 77 78 78 80 81 82 83 8 8 8 18 逆接続防止ピン P S<sub>1</sub> " = = " 5 V ) 号 名 部品面) 安 (+5 V)BUSAK\* 1 WAIT\* (34ピン 叩 MREQ VBB ( M1 \* GND RD\* A10\* A12\* VCC 1 D4\* 11111 A<sub>7</sub> A<sub>6</sub> A<sub>5</sub> D2 A4 A3 38 32 指一 基分。 3.4 3.5 3.6 3.7 40 45 42 4.0 03.00 9 ~ 8 割り込み優先制御 部品面半田面 データバッファ制御 田田 順 49 50 99 100 アドレスバス リセット信号 007 (世) 器 40 33 VDD (+12V) IEO ESET\* 半田面 ) 1 + 5 V CC A1 \* A3 \* 1|111 As A7 O K 51 52 53 53 55 57 57 58 60 61 62 69 70 71 端子 //6. 63 65 29 89 DBIN\* ΕΙ VDD (+12V) SET\* 号 名 部品面) (+5 V)53 MRE CC A.0 \* A2 \* A4 \* 52 iliil A6 51 19 20 21 指子》 15 16 17

ボートA、Bストローア入力 ボートA、B レディ出力 電		明	剪	アンディ	: K	) A	順	克明表		
# - rA, B		説	₩	ř- hA. B	ボートA,B	Р I О 2 ж — トА ,	細	68 P		
							1 2 2 2 2 3 3 3 4 4 4 5 5 5 5 5 5 5 5 5 5 5 5 5 5			
		(国)	- 5 V )				+12V-1405 270154			
TB DY 1D		信号号(半田面	" " " "	: 0	STB		Q N * * *	1		
B B B C N N N N N N N N N N N N N N N N		100	۸	BR	BS	BB		J		
30 32 33 34 34		指了%	23 24 25 26	27 28 29	30	3.5 3.5 3.7 3.6 3.7 3.8	39 41 42 43 443			
		谷)	( >	m i			发一点排除成块 医类 1.2 "H"	J		
- <del> </del>	ドン	等部品面	(+5		В		割り込みを保証	1 pp		
ASTI ASTI GND	(44	100	VCC	ARD	AST	0 1 0 5 4 10 10 5	G N N D	111		
等品面 12 13 13 14 15 15 15 15 15 17 17 17 17 17 17 17 17 17 17 17 17 17	ſ	上端~	V 1 3K 943	Ag Arg	% A 63	10 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	11.1.1.1.1.1.1.1.1.1.1.1.1.1.1.1.1.1.1.1	(000)		
24 23			押	18 EPROM 用電源						
		TE SI		8 # 17.						
		7 2		11270			改造機器O\1  発度を表す版			
38 37		17 16	# # # # # # # # # # # # # # # # # # #	$^{3433}$ $^{\circ}$ $^{\circ}$ $^{\circ}$ $^{\circ}$ $^{\circ}$ $^{\circ}$ $^{\circ}$ $^{\circ}$ $^{\circ}$						
22 21 44 43				(世)						
., 4										

付録 6 端子信号説明表

	(100)			
	(100t	22)		EQ 34 °C
端子	信号名	入力出力	有 効レベル	説
	Vcc	入力		+ 5 V電源ライン 端子派: 1, 2, 3, 51, 52, 53
5 5 5	V DD	"		+ 12V 電源ライン 2 7 0 8 タイプE P R O M 用電源
1 1	MRESET*	入力	L	CPU,8251,PIO,F/F を初期状態に戻します。 リセット信号入力ライン
6 1	RESET *	出力	L	リセット信号 A C C C C C C C C C C C C C C C C C C
6 2	φ	出力		システムクロック 2.4576 M Hz
1 6	DBIN*	入力	L	双方向性データバッファ制御信号 "H":ドライブ状態 "L":レシーブ状態
2 0	IEI	入力	Н	割り込み優先順位を形成するのに使用します。
7 0	IEO	出力	Н	IEIとともに割り込み優先順位を形成するのに使用します。
	* A <sub>15</sub>	入力出力	L (アドレス) "1")	16ビットの双方向性アドレスパスで、メモリデータの交換、I/O機器データの交換に対してのアドレスを与えます。Ao*は、最下位ビット(LSB)です。 信号名 Ao*Ao*Ao*Ao*Ao*Ao*Ao*Ao*Ao*Ao*Ao*Ao*Ao*A
3 0	WAIT*	入力	L	CPUに対してアドレス付けされたメモリ、I/O機器がデータの転送 準備ができていないことを示す信号です。
8 0	BUSRQ *	入力	L	CPUのアドレスバス、データバス、トライステートコントロール信号線をハイインビーダンスにし、アドレスバッファ、コントロール信号用バッファをレシーブ状態にします。DMAに使用します。
8 1	INT *	入力	L	I/O機器が割り込みを要求するときに使用します。 割り込み要求信号
3 4	BUSAK *	出力	L	BUSRQをCPUが受け付けたときに出力されます。これにより、 CPUのアドレスパス、データパス、トライステートコントロール信号 線がハイインピーダンスになり、外部よりこれらの信号を入力できることを示します。
8 4	HALT*	出力	L	CPUがHALT命令を実行し、プログラムの実行を停止中であることを示します。
3 5	M1 *	出力	L	マシンサイクルが命令実行の中のフェッチサイクルであることを示しま す。また、IORQ* とともに生じることで、割り込みのアクノリッジ サイクルを示します。
8 5	RFSH*	出力	L	アドレスパス下位7ビット(A <sub>6</sub> ~A <sub>0</sub> )がダイナミックメモリのための リフレッシュアドレスを持っていることを示します。
3 6	RD *	入力出力	L	CPUが、メモリやI/O機器からデータを読みとろうとしていること を示します。

8 6	WR *	入力	L	指定したメモリやI/O機器にデータを格納する際に、データバスに有
		出力		効なデータを保持していることを示す信号です。
3 7	MREQ*	入力	L	メモリリード、または、メモリライト動作に対してアドレスバスが有効
3 1	MIKEQ	出力	L	なアドレスを保持していることを示します。
		7 -4-		I/Oリード、または、I/Oライト動作に対してアドレスバスの下位
8 7	IORQ*	入力	L	8ピットが有効なアドレスを保持していることを示します。また、M 1*
		田刀		とともに割り込みのアクノリッジを示します。
				8ピットの双方向性データバスで、メモリ、I/O機器とのデータ交換
				に使用します。
	$D_0^* \sim D_7^*$	入力	L データ "1"	
	$D_0 \sim D_7$	出力	"1"	信号名 D <sub>0</sub> * D <sub>1</sub> * D <sub>2</sub> * D <sub>3</sub> * D <sub>4</sub> * D <sub>5</sub> * D <sub>6</sub> * D <sub>7</sub> *
			1 /	端子派 42 92 43 93 44 94 45 95
4 7	**	7 4		- 5 V 電源ライン R M M M M M M M M M M M M M M M M M M
9 7	VBB	入力	74.0	2708タイプEPROM用電源
	CND	7 +	- 33	接地ライン
	GND	入力	cA A	端子派: 48, 49, 50, 98, 99, 100

# J 2 (34ピン)

端子	信号名	入力出力	有 効 レベル	1971人4-20 説 1945月
	Vcc	出力		+ 5 V 電源ライン 端子派:1, 2, 18, 19
2 1	RES	入力	L	リセット信号、キーボードスイッチの RESET キーに接続しています。
5	PS <sub>1</sub>	出力	L	アドレス下位8ピットをデコードした信号です。 ポートアドレス:DE (システム予備)
2 2	PS <sub>2</sub>	出力	L	アドレス下位 8 ピットをデコードした信号です。 ボートアドレス:DF (システム予備)
	$A_0 \sim A_7$	出力	H.	PIO1のボートAパスラインです。 キーボードのLED用セグメント信号として出力モード(モード 0) で使用 信号名 A <sub>7</sub> A <sub>6</sub> A <sub>5</sub> A <sub>4</sub> A <sub>3</sub> A <sub>2</sub> A <sub>1</sub> A <sub>0</sub> 端子派 6 7 8 9 10 11 12 13
-235	$B_0 \sim B_3$	100 100 100 100 100	L	PIO1のポートBバスラインです。 キーボードの LED用桁信号、キーボードスイッチのストローブ信号、 キースイッチの入力ラインとしてピットコントロールモード(モード3) で使用
it J ut e	F THE PERSON NAMED IN COLUMN	5 - 5 × 8	期合比》 水水、2	$B_0 \sim B_3$ : 入力 $B_4 \sim B_7$ : 出力 $B_4 \sim B_7$ : 出力
	$B_4 \sim B_7$	出力		信号名 B <sub>7</sub> B <sub>6</sub> B <sub>5</sub> B <sub>4</sub> B <sub>3</sub> B <sub>2</sub> B <sub>1</sub> B <sub>0</sub> 端子化 23 24 25 26 27 28 29 30
1 4	ASTB	入力	L	周辺装置からのボートAに対するストローブ信号入力ラインです。
3 1	BSTB	入力	L	周辺装置からのボートBに対するストロープ信号入力ラインです。

1 5	ARDY	出力	Н	ボートAのレディ信号です。	-: tt.A (1.8)	* s(w	98
3 2	BRDY	出力	Н	ボートBのレディ信号です。	X.27 (8.20	MREQ*	7.8
PIG ML <sup>®</sup>	GND	出力	イト動作 している	接地ライン 端子派 : 16, 17, 33, 34	N/A	IORQ"	8.7

## J3 (44ピン)

端子 No.	信号名	入力 出力	有 効 レベル	説 説 明
	GND	出力		接地ライン 端子派 : 19, 20, 21, 22, 41, 42, 43, 44
	$A_0 \sim A_7$	入力出力	H データ "1"	PIO2のボートAバスラインです。 信号名 A <sub>7</sub> A <sub>6</sub> A <sub>5</sub> A <sub>4</sub> A <sub>3</sub> A <sub>2</sub> A <sub>1</sub> A <sub>0</sub> 端子派 16,15 14 13 12 11 10 9
7	ARDY	出力	Н	ボートAのレディ信号です。
8	ASTB	入力	L	周辺装置からのボートAに対するストローブ信号入力ラインです。
		7.1	/ 4 \	PIO2のボートBバスラインです。
	$B_0 \sim B_7$	出力	データ "1"	信号名 B <sub>7</sub> B <sub>6</sub> B <sub>5</sub> B <sub>4</sub> B <sub>3</sub> B <sub>2</sub> B <sub>1</sub> B <sub>0</sub> 端子派 38 37 36 35 34 33 32 31
2 9	BRDY	出力	Н	ボートBのレディ信号です。
3 0	BSTB	入力	L	周辺装置からのボートBに対するストローブ信号入力ラインです。
C D	Vcc	出力	5号指个	+ 5 V 電源ライン 端子派 : 1, 2, 3, 4, 23, 24, 25, 26

端子名	信号名	入力出力	設	明
E J <sub>1</sub>	REM	1 K 4 - 3 - #	オーディオカセットのスタート/スト オーディオカセットのリモート端子と	
EJ <sub>2</sub>	AUX	出力	オーディオカセットに録音する場合が ます。カセットのAUX端子と接続し	
ЕЈз	PHONE	入力	オーディオカセットから再生する場合 す。カセットのイヤホン端子、またに	

付録7 使用部品リスト(CPUボード)

			-	-		ò	-		-	-		-		-		_			-		-	-		-	-	***		ant water	-	-			-		-	
淅						P10(24-7																														
4m				0 PIO	T	~ Z-80 PIO(>>																														
備				80	UAR	オプション																														
• 規格	LS14	7 4	902	081	251C	8	7 5 K	d	4.9	1/4 W±5		"	"	"	"	"	"	"	"	"	//	"	"	"	"	"	"	1/4w±2%			1/4W±5%			1/4 w±5%		1/4 w±5%
为			A17	H-0	PD8	H-0	1 \$ 2 0	GL-5	NC 18A	3.3 kD	2.2 kD	3.3 kD	1 kΩ	150D	1 k Ω	3.3 kD	1 k D	3.3 k \mathcal{\Omega}	8 2 0 D	3300	2.2 k D	3.3 k D	1 k \D	330 T	3.3 k D	1 k D	10kQ	2.2 k D	1M O	10kQ	10k0	1 k Ω	4.7 k \Q	1000	2.2 k \Q	10kD
名称	J L	"	"	LSI	"	11	ダイオード	H	水 晶	故抗	"	"	"	"	"	*	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	抵抗
部品番号	U 46	U 47	U 48	U 49	U 50	U 51	$D_1 \sim 3$	D4	XTAL	R1~7	R 8	R 9,10	R 11	R 12	R 13	R 14	R 15,16	R 17	R 18,19	R 20	R 21 22	R 23 24	$R~25\sim28$	R 29	R 30	R 31	R 32	$R$ 33 $\sim$ 35	R 36	R 37	R 38	R 39	R 40 ~ 42		R 44	R 45
析	(モトローラ)				(T · I)							M(>+-7)								M(>4-7)						712		M(>*-1)						U	71	
舞	オプション	"	"	"	オプション						ROM	オプションROM						RAM	RAM	オプションRAM						RAM	M	オプションRAM						Z-80 CP		
形名。規格	00	8 T 9	00	8 T 2	SN7404	74LS0	SN74LS32	74LS2	SN74LS14		LH-7055		SN7438	74L	SN74LS74	SN74LS32	74LS3	LH-2111A4	- 2	LH-2114	SN74LS74	74L	404	74LS1	7 4 L	-2111A	LH-2114-3	LH-2114	7	74LS0	74L	404	SN74LS32	00-	7 4	SN74LS74
名称	J I	"	"	"	"	"	"	"	"	"	LSI	"	O I	"	"	"	"	LSI	"	"	I C	"	"	"	"	LSI	"	"	IC	"	"	"	"	LSI	I C	"
部品番号	U1,2	U3	U4	$0.5 \sim 8$	60	U 10	U11	U 12	U 13	U 14, 15	U 16	U 17	U 18	U 19	U 20	U 21	U 22	U 23	U 24	U 25, 26	U 27	U 28	U 29	U 30	U 31	U 32	U 33	U 34, 35	U 36	U 37	U 38, 39	U 40	U 41	U 42	U 43	U 44, 45

部品番引	名	<b>龙名。</b>	備	部品番号	名	<b>龙名。</b> 規略	備	柘
	斑	1 kΩ 1/4 w±2%		$U_1 \sim 4$	1 C	Z		
2 60.00	"	220 kΩ "		$U_5$	"	SN7445		
8	コンデンサ	33 4F 16wv		$LED_{1\sim 8}$	LED	L-9R		
	"	1000pF 50wv		$Q_1 \sim 8$	1	SB561		
4	"	330PF "	S TO S TO STATE OF THE STATE OF	R <sub>1</sub>	拼 抗	N		
2	"		The state of the state of	R2	"	470 "		
	"	0.01µF "	10 V 20	R3	"	1 k \( \mathbb{n} \)		
	"	3	N. P. S.	R4	"	2200 "		
	"	0.22 µF "		R5	"	47 D "		
	"	1 4F "		R6	"	1 k \( \Omega \) "		
	"	1000PF 50wv		R7	"	2200"		
C11	"	0.1 MF 35wv		R8	"	47D"		
C 19	"			R9	"	1 k \( \O \)		
C 13	"		ALL COMPANY	R 10	"	2200 "		
C 17	"			R11	"	47 D "		
C 15 16	"		St V M	R 12	"	1 k \Q. "		
C.17 18	"	334F 25wv以上	オプション,電解コンデンサ	R 13	"	2200 "		
CANE	"	1 4F 25wv以上	オプション。タンダルコンデンサ	R14	"	47 D "		
	"	1 4F 35wv	ノイズ防止用	R15	"	1 k \( \O \)		
I CS 1	ICYTar	C93-40-02	40ピン	R 16	"	2 2 0 0 m		
2 3	"	4	24ピン	R 17	"	470 "		
ICS 4 5	"	C93-40-02	40ピン	R 18	"	1 k \( \Omega \) "		
	コネクダ	4800-100-135	100パン	R 19	"	2200 "		
] 2-1	"	FAP-34-02#2	4 ピンヘ	R20	"	47D "		
2-2	ソケット	FAS-34-03B	34芯フラットケーブル付	R21	"	1 k \( \O \) "		
	コネクタ	4600-044-112	オプション 44ピン(ケル株)	R 22	"			
_	イヤホンジャック	X-G8514	(ケーブル付きホーンプラグ)	R 23	"	4 7 D "	1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	
五 12.3	"	S-G8026	(2.54, 3.5 4 各 1 本付属)	R24	"	1 k \( \O \) "	Carro a	
2	ニアニ	NR-H-5V		$C_1$	コンドンナ	33 HF 25wv		
5.	スイッチ	MTM106D-R		C2	"	334F 16wv	N-80 B-0	
P. 3	ジャン に織		3	J2	コネクタ	FAP-34-02#2	4	
2	チェックピン	WP-2型A			キースイッチ	KBD-801H	25 キー	
	-	100			キーパネル	A,B1对		
					ゴム足	BU692-F		
		34. 多音			ah 16			

## 付録8 モニタプログラム リスト

K1.SR ASMBL'O BY Z-80 'SSEMBLER REV-A.1 05,27,'78
TITLE SM-B-80T — LH-8HO2

```
001
        SM- B-80 T
                                      ****** SM-B-80T V1.1 *****
        2
        3
                 732 HIAMA
732 DRAMRODI
        4
        5
                        TITLE SM-B-80T

ROM EQU OE000H

RAM EQU OFFOOH

MODE EQU RAM-OCCH

SEGBUF EQU MODE+1
                                      TITLE SM-B-80T
                                                                  ROM STARTING ADDRESS
        6
                F000
                                                                    OS RAM STARTING ADDRESS
                FFOO
                FFCC
                                                                    :USER PROGRAM MODE
        B
        9
                 FECD
                                                                    SEGUMENT BUFFER
                         DISBUF FQU SEGBUF+8
FLAG EQU DISBUF+8
REMSW EQU FLAG+1
                                               SEGBUF+8
       10
                FFD5
                                                                    DISPLAY BUFFER
       12 FFDE REMSW EQU FLAG+1
13 FFDF DATA EQU REMSW+1
14 FFE1 ADDR EQU DATA+2
15 FFE3 SAVE EQU ADDR+2
16 FFFD BCOUNT EQU SAVE+26
17 FFFE BADDR EQU BCOUNT+1
18 FFCC STACK FOLL
                                                                    CHATTERING FLAG
                                                                  REMOTE SWITCH FLAG
                                                                DATA REG.
                                                                USER REG. SAVE AREA
                                       EQU BCOUNT+1
EQU MODE
FQU STACK-50
                                                                     BREAK ADDRESS
                                                                MONITOR STACK
                 PF9A USER
00D9 INT
00D1
       19
                                                          SYSTEM NMI PORT
PIO A CONTROL
PIO A DATA
PIO B CONTROL
PIO B DATA
BESS CONTROL
BESS CONTROL
BESS CONTROL
BESS CONTROL
                                       EQU OD9H
       20
       21
                                       EQU OD3H
                 0000 PIOAD
       22
                         PIOBC
       23
                 0003
                 0002 PIOBD
                                       EQU ODZH
       24
                 OODB TAPEC
OODA TAPED
                                       EQU ODBH
       25
                                                          OCST DATA
       26
                 0008 SYS
000C REM
                                       EQU OD8H
       27
                                                                 REMOTE SWITCH
                                       EQU ODCH
       78
                                     ORG ROM
       29
       30
       31
                                      JP $+3
OUT /cv
               Dald avo Sanit
                                       ******
       32
       33
                                                (SYS),A
       34 E000 C303E0 MAIN:
       35 E003 D3D8
                                                                    RESET EDOD
                            A SEXASTE XOR SEET A ASSESSE
       36 E005 AF
                                       LD
       37 E006 0616
                                                 B . 22
                                       LD
       38 E008 21CDFF
                                                 HL, SEGBUF
                                      LD (HL), A ; CLEAR REMSW, DATA, ADDR
       39 F00B 77 MA10:
40 E00C 23
41 E00D 10FC
                                      DJNZ MA10

L BCOUNT & OFFH

LD (HL) A ; CLEAR BCOUNT

LD L SAVE+20 & OFFH

LD (HL) A ; CLEAR USER IFF

LD L USER & OFFH ; SET UP USER STACK

LD (SAVE) HL

LD A OFFH
                                      DJNZ MA10
       42 EOOF ZEFD
                                                                    CLEAR BCOUNT
       43 E011 77
       44 E012 2EF7
       45 E014 77
       46 E015 ZE9A
47 F017 ZZF3FF
       48 FO1A SECF
       49 E01C 03D3
                                       OUT
                                                (PIORC) A
                                                                    SET PIO B CONTROL MODE
                                               (TAPEC) .A
                                       OUT
       50 E01E D3DB
```

```
57 E02F 2126E0 MASO: LD HL, MA2O ; PUSH RETURN /
58 E032 E5
59 E033 FE10
60 E035 DA1BE3 JP C, SHIFT ; DATA KEY
61 F038 Z1E7E3 LD HL, JPTAB ; COMMAND KEY
62 E03B D610 SUB 10H
63 E03D 07 RLCA
64 E03E 85 ADD A,L
65 E03F 6F LD L, A
66 E040 7E LD A, (HL)
67 E041 23 INC HL
69 E043 6F LD L, A
70 F044 F9 JP (HL) ; GO TO EACH CO
71 F044 F9 JP (HL) ; GO TO EACH CO
71 F044 F9 JP Z, LOAD ; LOAD KEY
75 E045 C03FE3 FUNC: CALL KEYIN ; NEXT KEY INPUT
76 E048 FE11 CP 11H
77 E04A CAC6E1 JP Z, STORE ; STORE KEY
78 E04D FE12 CP 12H
79 E04F CA36F2 JP Z, STORE ; STORE KEY
80 E052 FE10 CP 10H
81 E054 2859 JR Z, RG100 ; REG KEY
82 E056 FE16 CP 16H
83 E058 CO RET NZ
84 E059 21DEFF REMOTE: LD HL, REMSW ; REMOTE KEY
85 E05C 34 INC (HL) ; CHECK REMSW
86 E05D DBDC IN A, (REM) ; REMOTE OFF
87 E05G CO
88 E060 D3DC OUT (REM), A ; REMOTE OFF
89 E062 74 LD (HL), H ; TURN OFF FLAC
                                                                                                             GO TO EACH COMMAND ROUTINE
                                                                                                            NEXT KEY INPUT
                                                                                                            LOAD KEY
                                                    OUT (REM),A ;REMOTE OFF
LD (HL),H ;TURN OFF FLAG
 88 E060 D3DC
89 E062 74
90 E063 C9
  91
                                                     ****** INTERRUPT *****
  92
 93
                                                     PUSH
100 E072 F5
       LYSUSE 4 DEEM JEEL ON DEEM SINCE CHEN
```

```
003 SM-8-80T
                                                                                                PUSH AF SAVE AF LD SAVE I, IFF
                 101 E073 F5
                  102 E074 ED57
                  103 F076 F5
                                                                                                                                                                              SAVE BC
                                                                                                                                            BC HORD
                  104 F077 C5
                                                                                                            PUSH
                                                                                                            PUSH DE
PUSH HL
                  105 E078 D5
                  106 E079 E5
                  107 E07A D9
                                                                                                               EXX
                                                                                                                                                                                 SAVE AF
                 108 E07B 08 EX
109 E07C F5 8AH2 T8 PUSH
                  108 E07B 08
                                                                                                                                              AFOAF .
                                                                                                                                             AF
BC
                                                                                                                                              BC ;SAVE BC'
DE ;SAVE DE'
;SAVE HL'
A*(SAVE+20)
             110 E070 C5 01 11 300181 PUSH
                  111 E07E D5
                                                                                                               PUSH
                  112 E07F E5
                                                                                                               PUSH
                 114 E083 E604 AND
115 E085 OF RRCA
116 E086 OF RCA
                                                                                                                                               A. (SAVE+20)
                                                                                                                                            4 HAUSA QQA
AXCJH2 QJ
                                                                                                                                     117 E087 32F7FF 498 380781 LD
                 118 E08A D9 EXX
119 E08B 08 EX
120 E08C DDE5 PUSH
121 E08E FDE5 PUSH
       120 E086 U0

120 E086 DDE5 PUSH IX ;SAVE IX

121 E088 FDE5 PUSH IY ;SAVE IY

122 E090 ED7BE3FF LD SP,(SAVE)

123 E094 E1 POP HL ;GET OLD PC

124 F095 ED73E3FF LD (SAVE),SP

125 E099 22FBFF LD (SAVE),SP

126 E090 22E1FF LD (ADDR),HL ;DISPLAY PC

127 E09F 2AF9FF LD (ADTA),HL ;DISPLAY PC

128 E0A2 22DFFF LD (DATA),HL ;DISPLAY AF

129 E0A5 3ACCFF LD A,(MODE) ;CHECK USER MODE

130 F0A8 3C INC A

131 E0A9 C25AE1 JP NZ,EXOO ;RUN MODE

132 FOAC C326E0 JP MA20 ;STEP MODE
               135 136 ******** REGISTER *******
                                                                                                                                            KEYIN ; INPUT REG® KEY
                 136
                  137 EOAF CD3FE3 RG100: CALL
                 137 EOAF CD3rE3
138 EOB2 FEO8
                                                                                                                                  8
                                                                                                                CPRET
               ; ADD OFFSET
; INPUT REG. KEY
; IF COMMAND KEY, IGNORE
                                                                                                                                                                                   JAN THE TOTAL SELECTION OF THE SELECTION
```

RGZO

```
005
    SM-8-807
                                                    LOAD DATA TO HL
    201 E118 2ADFFF RG40: LD
                                      HL . (DATA)
                                   DEAHL
                               EX
     202 F11F FR
                                                    STORE LOW BYTE TO ITS SAVE AREA
     203 E11F 73
                               LD
                                       ADB
     204 E120 78
                               LD
                                                   IF 1 BYTE REG. SKIP
    205 E121 FE05
                               CP
     206 E123 3002
                               JR
                                       NC.RG70
     207 E125 23
                               INC
                                       HL
                                   (HL) D
                                                   STORE HIGH BYTE
     208 E126 72
                               LD
                              LD
     209 E127 78
                       RG70:
                                       APB
                                                  ; INREMENTE REG. NO.
     210 E128 3C
                               INC
                       INC
CP
JR
     211 E129 FE18
                                     184
     212 E128 3895
                                       C.RG60
                                                  ; IF OVER RANGE, CLEAR REG. NO.
                                    A
RG60
A,B
                       XOR .
     213 E120 AF
                             JR
     214 E12E 1892
     215 E130 78
                       RG80: LD
                    DEC A
JP P,RG
LD A,23
JR RG60
     216 F131 3D
     217 E132 F2C2E0
                                       P.RG60
     218 E135 3E17
219 E137 1889 JR
                                       A . 23
RG 60
     220 E139 E1
                       RG90: POP
                                       H L A A A A
                    PUSH CALL
     221 E13A F5
     222 E138 C024E3
                                       SEGCON
     224 E13F C32FE0 JP
                                                   RECOVER COMMAND KEY
                                       AF
MASO
     226
                        παπαπαπαπα RUN, STEP παπαπαπα
     227
228
229 E142 3EFF STEP: LD
230 E144 32CCFF EX50: LD
231 E147 1824
JR
     227
                                       A,OFFH SON STEP COMMAND ROUTINE (MODE),A SET USER PROGRAM MODE
                                       A.OFFH
                                    232 E149 2AE1FF RUN: LD
     235 E152 A7
                               AND
                                       A
Z,EX50
; IF BCOUNT IS NON ZERO, TR
A,1
; BP IS ACTIVE
(MODE),A
; SET USER PROGRAM MODE
                                        A
                                                    IF BCOUNT IS NON ZERO, TRACE MODE
     236 E153 28EF
                               JR
     237 E155 3E01 LD
238 E157 32CCFF EXEC: LD
239 E15A 2AFBFF EXOO: LD
                                        HL. (SAVE+24) GET CURRENT USER'S PC
                                        DE. (BADDR) THE GET BREAK ADDRESS
     240 E15D ED5BFEFF
                                LD
     L0
0R
242 E162 E052
                                        HL.DE CHECK THEM
NZ,EX40 ; IF NOT EQUALE, COUNTINE
HL.BCOUNT ; IF EQUALE, DECREMENT BCOUNT
                                SBC
                          JR JR
     243 E164 2007
     244 E166 21FDFF
245 E169 35
                               LD
     244 E166 21FDFF LD
245 E169 35 DEC
246 E16A CA26E0 JP
247 E16D 2AFBFF EX40: LD
248 E170 E5 PUSH
                                        (HL)
Z,MAZO
HL,(SAVE+24)
GET PC
                              JP
LD
PUSH
                                        HL SOX
                                        HL
                  SS OF ARITARS LD
     249 E171 7E
     250 F172 FECB
                               CP
                                        OCBH
```

```
006 SM-B-80T
         251 E174 280801 ATAO GAD JR
                                      JR Z EX41
AND OFH
CP ODH
         252 E176 F60F
  253 E178 FEOD CP
         254 E17A 200A
                                       JR
                                               NZ . EX 42
         255 E17C 7E
                                       LD
                                               A, (HL)
                                              ODDH
C,EX42
         256 E17D FEDD ATTA CP
         257 E17F 3805
                                      JR
         258 E181 21F7FF EX41: LD
                                               HL . SAVE+20
         259 E184 CBF6 SET
260 E186 E1 EX42; POP
                                              6,(HL)
                                             HL
SP,(SAVE)
;GET SP
;PUSH USER'S PC ON USER'S STACK
HL
;PUSH AF TOO
(SAVE),SP
;SAVE SP
SP,SAVE+2
;LOAD SAVE ADDRESS TO SP
IY
;RESTORE IY
;RESTORE IX
         261 E187 ED7BE3FF
                                      LD
        263 E18C 2AF9FF
264 E18F E5 PUS...
265 E190 ED73E3FF LD
264 E194 31E5FF LD
POP
         262 F18B E5
                                      PUSH
                                     POP
         268 E199 DDE1
        269 E19B D9
                                     EXX
                                               AF,AF*
HL ;RESTORE HL*
DE ;RESTORE DE*
BC ;RESTORE BC*
AF ;RESTORE AF*
        270 E19C 08
                                 EX
         271 E190 E1
                                      POP
         272 E19E D1
                                      POP
         273 E19F C1 AMMOS MAYOSAM POP
                                    POP
        274 E1AO F1
        275 E1A1 D9
                                    EXX
        276 E1AZ 08
                                      EX
                                               AFOAF .
                                  POP HL RESTORE HL
        277 E1A3 E1
                                             HL ; RESTORE DE
BC ; RESTORE BC

AF

I.A ; RESTORE I

SP.(SAVE) ; RESTORE SP

A.(MODE) ; GET MODE
        278 E1A4 D1
                                      POP
        279 E1A5 C1 POP
280 E1A6 F1 POP
        281 E1A7 ED47
282 E1A9 ED7BE3FF
LD SP (SAVE)
283 E1AD 3ACCFF
LD A, (MODE)
284 E1BO 3001
JR NC, EX10
                                                            GET MODE
285 E182 FB EI
286 E183 2009 EX10: JR
287 E185 A7 AND
288 E186 2804 JR
        285 E182 FB
                                              NZ . EX30
                                                                CHECK USER MODE
                                              A
                                              ZPEXZO
        289 E188 F1 POP AF
290 E189 D3D9 OUT (INT),A
        291 E188 C9
                                                            RETURN TO USER PROGRAM
                                      RET
        291 E188 C9 RET
292 E18C F1 EX20: POP
293 E18D C9 RET
                                              AF EGALIR
                                                             RETURN TO USER PROGRAM
                                           TPAIGOR
        294 E1BE A7 EX30: AND
        295 E18F 28F8
        295 F18F 28F8 JR
296 E1C1 F1 4388 40835 H POP
                                              Z.EX20
                                              AF
        297 E1C2 D3D9 OUT (INT),A
        298 E1C4 00
                                   NOP
        299 E105 C9
                                                           RETURN TO PROGRAM
                                     RET
```

300

2	0.1				
-	0.5	:	*****	* LOAD ***	
3	7.5	7510		Α	10101 34 6271 151
5	14 E1C6	SE40 LOAD:	LD	A = 40H	LOAD COMMAND ROUTINE
3	05 E108	D3DB	OUT	(TAPEC) OA	RESET 8251
3	DE ETCA	3 E C D	LD	A . O C D H	SET UP 8251
3	7 E1CC	D3DB	OUT	(TAPEC) A	
3	B EICE	D3DC	OUT	(REM) A	REMOTE ON TABLE STATE
3	9 E100	CDBSEZ	CALL	WAITS	WAIT 5 SEC. ARE ASSESSED FOR
3	10 E103	3E04	LD	A 0 4	LOAD COMMAND ROUTINE RESET 8251 SET UP 8251  REMOTE ON WAIT 5 SEC.  RECEIVE ENABLE INITIALIZE BLOCK NO.  READ BLOCK NO. CHECK IT IF NOT EQUALE, ERROR
3	11 E105	D3 DB	OUT	(TAPEC) A	RECEIVE ENABLE
3	12 E107	1 E O 1	LD	E o 1	INITIALIZE BLOCK NO.
3	13 E1D9	OE00 LD10:	LD	COO	
3	14 E10B	CD29E2	CALL	TPIN	READ BLOCK NO.
3	15 E1DE	BB	CP	E	CHECK IT
3	16 E1DF	2033	JR	NZPERROR	FIF NOT EQUALE, ERROR
3	17 E1E1	CD29E2	CALL	TPIN	
3	18 E1E4	CD29E2	LD	BAA	READ BLOCK LENGTH
3	19 E1E5	CD29E2	CALL	TPIN	
3	20 E1E8	57 BORT BYTHERAST	LD	DAA	READ BLOCK TYPE
3	21 E1E9	CDZ9EZ	CALL	TPIN	
3	22 E1EC	67	LD	HAAGGAA	READ LOAD ADDRESS (HI)
3	3 FIED	CD29E2	CALL	TPIN	175 E23C 0308
3	24 E1F0	6 F	LD	LeA	READ LOAD ADDRESS (LOW)
3	25 E1F1	78 HAND TIMBERST	LD	APB	8020 0353 2V7
3	26 E1F2	A 7	AND	A	READ LOAD ADDRESS (HI)  READ LOAD ADDRESS (LOW)  IF BLOCK LENGTH = 0, SKIP  IF 1°ST BLOCK, SET LOAD ADDRESS READ DATA AND STORE IT TO MEMORY SET CURRENT LOAD ADDRESS  READ CHECK SUM
3	27 E1F3	2811	JR	ZoLD40	IF BLOCK LENGTH = O. SKIP
3	28 E1F5	7B	LD	APE	378 F249-AF
3	29 E1F6	3 D	DEC	A 30 - 1 H	
3	30 E1F7	2003	JR	NZOLDZO	
3	1 E1F9	22E1FF	LD	(ADDR) .HL	IF 1'ST BLOCK, SET LOAD ADDRESS
3	32 E1FC	CD29E2 LD20:	CALL	TPIN	READ DATA
3	33 E1FF	77	LD	(HL) A	AND STORE IT TO MEMORY
3	54 E200	220FFF	LD	(DATA) . HL	SET CURRENT LOAD ADDRESS
3	55 E203	23	INC	HL TIE	SAS FISS FRATEZ
3	66 E204	10F6	DJNZ	LDZO	
3	37 E206	CD29E2 LD40:	CALL	TPIN	READ CHECK SUM
3:	88 E209	79	LD	AeC	\$35.000 6650 645
3	59 EZOA	A 7	AND	A	
3	0 E20B	2007	AND JR INC DEC	NZERROR	FIF C IS NON ZERO, CHECK SUM ERROR
3	1 EZOD	10	INC	E	RA DWS A FOR
3	2 EZOE	15	DEC	D 100 x 100	IF BLOCK TYPE = 1, DATA BLOCK
3	3 E20F	2808	JR	ZeLD10	RAAF KANE FOR
3	4 E211	14	INC	D 14	IF BLOCK TYPE = O, END OF BLOCK
3	5 E212	280E	JR	ZeLD30	AA AASA 202
3	6 E214	0608 ERROR:	LD	8 . 8	<pre>;IF C IS NON ZERO, CHECK SUM ERROR ;IF BLOCK TYPE = 1, DATA BLOCK ;IF BLOCK TYPE = 0, END OF BLOCK ;ERROR MESSAGE ROUTINE</pre>
34	7 E216	21CDFF	LD	HLOSEGBUF	100 8268 100
34	8 E219	3640 ER10:	LD	(HL) .40H	DISPLAY !!
34	9 E21B	23	INC	HL	:DISPLAY '' '
31	0 F21C	10FB	DJNZ	FR10	
٠.		3 2 3		* 11 A CALL	

```
351 F21E 212CF0 LD HL, MA30
352 F221 E3 EX (SP), HL
353 F222 AF LD30: XOR A
       555 F222 AF LD30: XOR
354 E223 32DEFF LD
355 F226 DBDC IN
356 E228 C9 RET
357 E229 DBDB TPIN: IN
358 E228 C84F BIT
359 E22D 28FA JR
360 E22F DBDA IN
361 E231 F5 PUSH
362 E232 B1 ADD
363 F233 4F
                                           (REMSW) , A
                                                        TUD ; REMOTE OFF BOZO 33/3/20
                                          A (REM)
                                          A, (TAPEC)
                                                        RECEIVE READY?
                                           1.A
Z,TPIN
                                                        NO. CHECK AGAIN
                                                            INPUT DATA
                                            A . (TAPED.)
                                          A F
                                            COA
       363 E233 4F
                                   LD
                                                          RENEW CHECK SUM
    364 E234 F1 POP
365 E235 C9 RET
                                           AF KIST
       367
             STORE ******
       368
                                           A,40H CASSETTE TAPE STORE ROUTINE
       370 E236 3E40 | 300 STORE: LD
       371 E238 D3DB OUT (TAPEC), A ; RESET 8251 A, OCCH
                                           A,OCEH
(TAPEC),A SET UP 8251
                                   OUT
       373 E23C D3DB OUT 374 E23E 3E01
                                            (TAPEC) A TRANSMIT ENABLE HL/(DATA)
DE/(ADDR)
       375 E240 D3DB
376 E242 ZADFFF
                                   OUT
       377 E245 ED5BE1FF LD
       379 E24A ED52 SRC
380 E24C D8
381 E24D C2
                                           DE . (ADDR)
                                           A
                                           HLODE
 380 E24C D8 RET C
381 E24D D3DC OUT (REM), A
582 E24F 23 INC HL
383 E250 E5 PUSH HL
384 E251 063C LD B,60
385 F253 CDB7E2
                                                        REMOTE ON STORE BYTE COUNT
                                                        301 ; WAIT 30 SEC. 25 2058 21
       385 F253 CDB7E2 CALL
                                         WAIT
E . 1
D . E
       386 F256 1E01 LD 387 E258 53 LD ST50: LD
                                                          WRITE BLOCK NO.
       388 E259 CDC2E2 CALL TPOUT
                                           HL
BC 255
       389 E25C E1
                                   POP
390 E250 01FF00 4 4 LD
                                                          MAX. LENGTH IN A BLOCK
       391 E260 AF
                                   XOR
                                            A
    392 E261 ED42 SBC
                                            HLOBC
       393 F263 3008 JR
394 E265 09 AND ADD
                                            NC . ST10
                                           HLOBC
AOL
BOA
       395 E266 85 ADD
396 E267 47 3000000 LD
       397 E268 2E00 LD
398 E264 282E JR
                                           LOO
                                           ZOSTZO
                                         SEH
B,C
       399 E26C 3E DEFB
400 F260 41 ST10: LD
                                  DEFB
                                                         SKIP NEXT INSTRUCTION
```

	EZGE		PUSH	HL		
402	E26F	4 B	LD	CoE		
403	E270	50	LD	D . B		
404	E271	CDCZEZ	CALL	TPOUT	<b>∜WRITE BLOCK LENGTH</b>	
405	E274	1601	LD	De1	The state of the s	
		CDCSES	CALL	TPOUT	WRITE BLOCK TYPE	
		245455	LD		The second secon	
		54	LD	Company of the Compan		
		CDCZEZ		AND DESCRIPTION OF THE PROPERTY OF THE PROPERT		
			CALL		WRITE LOAD ADDRESS (HI	,
	E280		LD	Del		
		CDCZEZ	CALL	TPOUT	WRITE LOAD ADDRESS (LO	(M)
	E284		LD	D. (HL)		
		CDCZEZ	CALL	TPOUT	WRITE DATA	
414	E288	23	INC	HL		
415	E289	10F9	DJNZ	ST40		
416	E288	78	LD	A . B		
417	E280	91	SUB	C		
	E280		LD	DAA		
		CDCZEZ	CALL	TPOUT		
		22E1FF	LD	(		
		CDBSE2	CALL		WAIT 5 SEC.	
	E297		INC	E		
			JR	ST50		
		18BE				
	E29A		LD			
	E29B		LD	B . 4		
		CDC2E2 ST60:	CALL	TPOUT	WRITE END BLOCK	
	EZAO		DJNZ	ST60		
	EZAZ		LD	ADB		
	EZA3		SUB	E		
430	EZA4	57	LD	DOA		
439	EZA5	CDCZEZ	CALL	TPOUT	WRITE CHECK SUM	
432	EZA8	CDB5E2	CALL	WAIT5	WAIT 5 SEC.	
433	EZAB	3E08	LD	A . 8	r x0.5x1 3174x5 0351	
	EZAD		OUT	(TAPEC) A		
		CDB5E2	CALL	WAIT5		
		C322E2	JP	LD30	THAT IS OLD THE	
	E285		LD	Be10	:5 SEC. WAIT ROUTINE	
		219DB8 WAIT:	LD	HL 047261	:0.5 SEC. WAIT ROUTINE	
	EZBA		DEC		1002 SECO MALL MOULTHE	
		7 C		HrdSld Bresses		
	The Control of the Co	5.15	LD	APH		
	1222 12	B5 ATKI TAIGPTOL	OR	L ye		
	ESBD	20FB	JR	NZOWA10		
	EZBF		DJNZ	WAIT		
	EZC1		RET			
	ESCS		IN	A (TAPEC)	TRANSMIT READY?	
446	E2C4	OF	RRCA			
447	FZC5	30FB	JR	NCOTPOUT	:NO WAIT	
448	F2C7	7 A	LD	ADD		
	FZC8		OUT	(TAPED) A	CUIPUT DATA	
	E2CA		ADD	A . C	The second second second second	
, , ,		Now Billion St. 145		WENG OF THE		

```
010
     SM-8-80T
                    LD C.A RET RENEW CHECK SUM
     451 EZCB 4F
     452 EZCC C9
     453
      454
             ENRIES BLOCK LEVELN
     455 ;
456 ;
457 E2CD ZADFFF ADRSET: LD HL, (DATA)
458 E2DO. 22E1FF LD (ADDR), HL
459 E2D3 181C JR IR10
                                     ****** ADRSET *****
                                                          ADDRESS SET ROUTINE
      462
463
     464 F2D5 ZAE1FF DECR: LD HL (ADDR) ; DECREMENT & READ MEMOTY ROUTINE
465 F2D8 ZB DEC HL
466 F2D9 1816 JR IR10
467 F2DB 3ADFFF READ: LD A (DATA)
468 F2DE 32E0FF LD (DATA+1) A ; SHIFT 1 BYTE DATA REG.
469 F2E1 7E LD A (HL) ; LOAD MEMORY DATA
470 F2E2 32DFFF LD (DATA) A ; STORE IT TO DATA REG.
471 F2E5 C9 RET
      473
      474
                                     ******* WRITE *****
                                              HL (ADDR) ; WRITE ROUTINE A (DATA)
      475
     476 EZE6 ZAEIFF
477 EZE9 3ADFFF
      476 EZE6 ZAE1FF WRITE: LD
                                     LD
                                           (HL) A
                                     LD
      479
     480
                ******* INCR ******
      481
                , 233 6 TIMWA
      482
     483 EZED ZAE1FF INCR: LD HL (ADDR) ;INCREMENT & READ MEMORY ROUTINE
484 EZFO 23 INC HL
485 EZF1 CDDBEZ IR10: CALL READ ;MEMORY READ
486 EZF4 ZZE1FF LD (ADDR),HL
487
488 ;
     486 E2F4 22E1FF
487
488
     489
                                     ******
     490
     490
491 F2F7 D9 DISP1:
492 E2F8 0604
493 E2FA 1803
494
495
                                    EXX
                                                                DISPLAY DATA REG. ROUTINE
                                     LD B,4
JR DP10
     496
                                     ****** DISP2 *****
```

```
501 E302 11D5FF LD DE,DISRUF DE IS POINTER TO DISBUF GET DATA REG.
503 E306 E60F AND OFH MASK OFF UPPER 4 BITS
                                    AND OFH ;MASK OFF UPPER 4 BITS
LD (DE) A ;STORE IT TO DISPLAY BUFFER
LD A (HL) ;RECOVER IT
AND OFOH ;MASK OFF LOWER 4 BITS
RRCA
RRCA
RRCA
RRCA
RRCA
RRCA
INC DE
LD (DF) A ;STORE IT
             504 E308 12
505 E309 7E
             E309 7E
506 E30A E6F0
507 E30C OF
508 E30D OF
              509 E30E OF
                                             RRCA
RRCA
INC
INC
INC
DJNZ
CALL
EXX
              510 E30F OF
                                                                     STORE IT
              511 E310 13
512 E311 12
              513 E312 13
                                                           DE
             514 E313 23
515 E314 10EF
                                                                      SEGUMENT CONVERT
                                                            DPZO
             516 E316 CD24E3
                                                            SEGCON
              517 E319 D9
                                                EXX
                                                 RET
              518 E31A C9
              519
              520
                                                 *****
              521
              522
                                                           HL,DATA SHIFT DIGIT RIGHT DATA REG.
              523 E318 21DFFF
                                      SHIFT: LD
             524 E31E ED6F
                                                         HL GMA
                                                RLD
             525 E320 23
526 E321 ED6F
                                                INC
                                                 RLD
             527 E323 C9
                                                 RET
             529
                                                ****** SEGCON ******
             530
531 ;
532 E324 0608 SEGCON: LD B 8 ;SET UP COUNTER
533 E326 2105FF LD HL DISBUF
534 E329 11CDFF LD DE SEGBUF
535 E32C 7E SC10: LD A (HL)
536 E32D E5 PUSH HL
537 E32E 21CDE3 LD HL SEGTAB :HL IS POINTER TO SE
             531
                                               PUSH HL
LD HL/SEGTAB
ADD A/L
LD L/A
LD C/(HL)
LD A/(DE)
AND 80H
OR C
LD (DE)
             536 E320 E5
537 E32E 21CDE3
538 E331 85
                                                                             HL IS POINTER TO SEGUMENT TABLE
             538 E331 85
539 E332 6F
             539 E332 6F
540 E333 4E
541 E334 1A
542 E335 E680
543 E337 B1
                                                                              NON EFFECTIVE DECIMAL POINT
             543 E337 B1
                                               OR C
LD (DE),A
             544 E338 12
             545 E339 E1
                                               POP HL
INC HL
INC DE
             546 E33A 23
547 E33B 13
             547 E33B 15
548 E33C 10EE
549 E33E C9
                                               DJNZ SC10
                                               RFT
             550
```

```
012 SM-B-807
    551 01 831 100 21; 301 444 502 102 552 553 1 3320 130 ; 4****** KEYIN ********
                                      CALL SCAN KEY INPUT & LED DISPLAY ROUTINE

SCAN KEY INPUT?

IN Z,KI10 KO CLEAR FLAG

WAIT FOR CHATTERING TIME

CALL SCAN

DJNZ KI20

JR Z,KI10
     553
554 E33F D9
KEYIN: EXX
555 E340 CD70E3 KI60: CALL SCAN
556 E343 2826
557 E345 0604 KI30: LD B,4
558 E347 CD70E3 KI20: CALL SCAN
DJNZ
KI20
      559 E34A 10FB
                                     JR Z,KI10
LD E,A
LD A,(FLAG)
AND A
      560 E34C 2810
                                                                    SAVE KEY NO.
      562 E34F 3ADDFF
      561 E34E 5F
      563 E352 A7
                                                 NZ . K 130
                                                                   ; IF FLAG IS NON ZERO, WAIT AGAIN
      564 E353 20F0
                                       JR
                                      LD APE
LD (FLA
AND OFH
      565 E355 7B
566 E356 32DDFF
                                                 (FLAG),A
OFH
C,O
                                                  APE
                                                                     TURN ON FLAG
       567 E359 E60F
       568 E35B 0E00
                           KI40: RRCA
       569 E350 OF
                                        JR C.KI50
INC C
       570 E35E 3803
       571 E360 OC
      572 E361 18FA
573 E363 7B KI50:
                                        JR K140
LD AøE
       574 E364 E670
                                        AND
                                                  70H
                                        RRCA
       575 E366 OF
       576 E367 OF
                                        RRCA
                                                                    A IS KEY SEQ. NO.
       577 E368 B1
                                        OR
                                        EXX
       578 E369 D9
                                        RET (FLAG),A
       579 E36A C9
       580 E36B 32DDFF K110:
                                        LD
                                        LD (FLAG), A

JR KI60

LD D, O ;SCAN LFD & KEY BOAD

LD C, 70H ;SET UP DIGIT COUNTER

LD HL, SEGBUF+7 ;HL IS POINTER TO SEG

LD A, 80H

OUT (PIOBD), A ;DISABLE DIGIT SIGNAL

LD A, (HL) ;LOAD SEGUMENT DATA
       581 E36E 1800
582 E370 1600
583 E372 0E70
                                                                  SET UP DIGIT COUNTER
                                                                    THE IS POINTER TO SEGUMENT BUFFER
       584 E374 2104FF
585 E377 3E80
                              SNZO:
                                                                      DISABLE DIGIT SIGNAL
       586 E379 D3D2
                                                                     LOAD SEGUMENT DATA
                                                  A, (HL)
       587 E37B 7E
                                        LD
                                        DEC
       588 E37C 2B
                                                  HL
                                                  (PIOAD) A
                                                                     COUTPUT IT
       589 E370 D300
                                        OUT
                                              A,C
       590 E37F 79
                                        LD
                                                  (PIOBD), A COUTPUT DIGIT DATA
A, (PIOBD) ; INPUT KEY DATA
                        OUT
IN
CPL
AND
       591 E380 D3D2
       592 E382 DBD2
       593 E384 2F
                                              OFH
       594 E385 E60F
                                     JR
                                              Z . S N 1 0
                                                  C
D.A
       595 E387 2802
                                                                   IF GET ANY KEY, SAVE IT
       596 E389 B1
                                        OR
                                       LD
       597 E38A 57
                                             A . 40
                         SN10: LD
SN30: DEC
JR
                                                                   ; WAIT
       598 E388 3E28
       599 F380 30
```

NZ .SN30

600 E38E 20FD

```
013 SM-8-80T
                           LD A/C
SUB 10H
LD C/A
     601 E390 79
     602 E391 D610
      603 E393 4F
                                                        NEXT DIGIT
      604 E394 30E1
                                JR
                                         NC . SN20
     605 E396 3E80
                            to LD
                                         A & BOH
                                                   DISABLE DIGIT SIGNAL
     606 E398 D3D2
                                 OUT
                                         (PIOBD) A
     607 E39A 7A
                                        A,D RESTORE KEY DATA
                                LD
                                       0118 8 A
     608 E39B A7
                                AND
     609 E39C C9
                            RET
     610
      611
      612
                        ;
                                ****** SYMTAB ****
                                        82H
      613
                                     82H ;PC
24
0F8H ;SP
0
0E9H ;IX
0EAH ;IY
10H ;BA
27
12H ;BC
26
0EDH ;I
10E5H ;IF
20
6DH ;H
15
7DH ;A
23
1DH ;B
                        SYMTAB: DEFB
                       614 E39D 82
                                                        : PC
      615 E39E 18
     616 E39F F8
     617 E3A0 00
     618 E3A1 E9
     619 E3A2 04
     620 E3A3 EA
     629 E3A4 02
     622 E3A5 10
     623 E3A6 1B
                            DEFB
     624 E3A7 12
     625 E3A8 1A
                                DEFB
                            DEFB
     626 E3A9 ED
627 E3AA 15
                                DEFB
                           DEFB
DEFB
DEFB
DEFB
DEFB
     628 E3AB E5
     629 E3AC 14
     630 E3AD 6D
     631 E3AE OF
     632 E3AF 7D
                                DEFB
     633 E3BO OE
                                DEFB
     634 E381 OD
                                DEFR
     635 E3B2 17
                                DEFB
                                        23
                                        23
10H
19
     636 E3B3 1D
                                DEFB
                                                        ; B
     637 E3B4 13
                                DEFB
                                        19
20H
     638 E385 20
                                DEFB
                                                        ; C
                                        18
     639 E3B6 12
                                DEFB
                                        30H
     640 E3B7 3D
                                DEFR
                                                        ; D
     641 E3B8 11
                                DEFB
                                        4DH .
     642 E389 4D
                                DEFB
                                                        ; E
     643 E38A 10
                                        16
5DH ;F
                                DEFB
                                DEFB
     644 E388 5D
                                        50H ;F
22
6CH ;H'
7
7CH ;L'
6
0CH ;A'
     645 E3BC 16
                                DEFB
     646 E3BD 6C
                                DEFB
     647 E3BE 07
                                DEFR
648 E3BF 7C
649 E3CO 06
                 THREE STATE SACE DEFE
                                DEFB
     650 F3C1 OC
```

```
014
    5M-8-80T
                                               ## :c.
                   DEFB
DEFB
     651 E3C2 OD
                                       13
                                       1 CH
     652 F3C3 1C
                                       11
2CH
10
     653 E3C4 OB
                               DEFR
     654 E3C5 2C
                               DEFB
     655 F3C6 OA
                               DEFB
                                       3 C H
                               DEFR
     656 E3C7 3C
                                       9
     657 E3C8 09
                               DEFR
                                       4CH
     658 E3C9 4C
                               DEFB
     659 E3CA 08 THE HEATENERS
                               DEFB
                                       8
                                                  139 ;F!
                                       5 CH
     660 E3CB 5C
                               DEFB
                                       12
                               DEFB
     661 E3CC OC
     662
     663
                      ****** SEGTAB *****
     664
     665
                                                i0
i1
i2
                                      5 C H
                       SEGTAB: DEFB
     666 E3CD 5C
667 E3CE 06
                        DEFB
                                       6
                           DEFB
                                       SAH
     668 E3CF 5B
                                                 ; 3
; 4
; 5
; 6
     669 E300 4F
                                       4FH
                           DEFB
                                       66H
6DH
     670 E301 66
     671 E3D2 6D
672 E3D3 7D
                               DEFB
                                       7DH
27H
                               DEFB
                                                 7
     673 E304 27
                               DEFR
                                       7 F H
6 F H
                                                      :8
     674 E305 7F
                               DEFB
                                                DEFB
     675 E306 6F
                                       6 F H
7 7 H
7 C H
3 9 H
5 E H
     676 E3D7.77
                               DEFB
                                                 B . C
                               DEFB
     677 E308 7C
                          DEFB
     678 E309 39
                                       SEH
                                                       ; D
     679 E3DA 5E
                           DEFB
                                       5EH
79H
71H
                                                 ARBO :E
     680 E30B 79
     681 E3DC 71
                                                       ; F
                           DEFB
                                       74H
38H
     682 E3DD 74
                                                      ; H
                                       73H
76H
                                                       ; L
     683 E3DE 38
     684 E30F 73
                                DEFB
                                                       ; P
                                DEFB
                                       6EH
40H
                                                       ; X
     685 E3E0 76
                                                       : Y
     686 E3E1 6E
                                DEFB
                                                       ; 00
     687 E3E2 40
                                DEFR
                                       40H
                                                       . .
     688 E3E3 20
                           DEFB
                                DEFB
                                       0
                                                       SPACE
     689 F3F4 00
                                                 SPACE
                                DEFB
     690 E3E5 06
                                      6 D H
                                                       : 5
     691 E3F6 6D
                               DEFR
     692
     693
                           ****** JPTAB *****
                        ;
     694
                                                 REGISTER DISPLAY ROUTINE
                                       REG NOR
     695
                        JPTAB: DEFW
      696 E3E7 BCEO
                                                       INCREMENT & READ MEMOTY ROUTINE
                               DEFW
      697 E3E9 EDE2
                                     DECR CECREMENT & READ MEMORY ROUTINE
RUN CONE STEP CARECUTE USER'S PROGRAM
ROUTINE
      698 E3EB D5E2
                           DEFW
                               DEFW
     699 E3ED 49E1
                           DEFW
      700 E3EF 42F1
```

ADDR	-FFE1	ADRSE	T-EZCD	BADDR	-FFFE	BCOUNT	-FFFD	
DATA	-FFDF	DECR	-E205	DISBUF	-FEDS	DISP1	-F2F7	
DISES	-ESEC	DP10	-F2FF	DP20		FR10	-F219	
FFROR	-E214	EXOD	-E15A	EX10	-E183	EXZO	-E1BC	
E X 3 0	-F1BE	EX40	-E16D	EX41	-E181	EX42	-E186	
E X 5 0	-E144	EXEC	-E157	FLAG	-FFDD	FUNC	-E045	
INCR	-FZED	INT	-0009	INTER	-E066		-E2F1	
JPTAB	-F3E7	KEYIN	-E33F	K110	-E36B	K120	-E347	
K130	-E345	K140	-E35D	K150	-E363	K160	-E340	
LD10	-E109	LDZO	-E1FC	L030	-E222	LD40	-E206	
LOAD	-E1C6	MA10	-E00B	MAZO	-F026	MA30	-E02C	
MASO	-E02F	MAIN	-E000	MODE	-FFCC	PIOAC	-0001	
PIDAD	-0000	PIOBC	-0003	PIOBD	-0002	RAM	-FF00	
READ	-EZDR	REG	-FOBC	REM	-00DC		E-E059	
REMSW	-FFDE	RG10	-FOF7	RG100	-FOAF	RGZO	-EOFD	
RG40	-E118	RG60	-EOCZ	RG70	-E127	RG80	-E130	
RG90	-E139	ROM	-E000	RUN	-E149	SAVE	-FFE3	
5010	-E32C	SCAN	-E370		F-FFCD		V-E324	
SEGTA	B-E3CD	SHIFT	-E31B	SN10	-E388	SN20	-E377	
SN30	-E38D	ST10	-E26D	STZO	-E29A	ST30	-E26E	
5140	-E284	ST50	-E258	STOO	-E29D	STACK	-FFCC	
STEP	-E142	STORE	-E236		3-E39D	SYS	-0008	
TAPEC	-00DB	TAPED	-00DA	TPIN	-E229	TPOUT	-ESCS	
USFR	-FF9A	WATO	-EZBA	WAIT	-E287	WAIT5	-E285	
WRITE	-EZE6			17.785 (2)		45113	220)	

1.	概	要		1
2.	アセンブ	うの機	能	2
2. 1	オブジ	ェクト	の作成	2
2. 2	リスト	の作成		3
2. 3	シンボ	·ル・テ	- ブルの作成	3
2. 4	クロス	リフ	ァレンス・リストの作成	4
2. 5	ディス	ク・フ	ァイルの作成	4
				_
3.	アセンブ	うの書	式	5
3. 1	. 行の書	計式		5
3. 2	記述子	·		6
3. 3	数值、	式		6
3. 4	! ラベル	,		8
3. 5	i オペコ	- K		8
3. 6	すべラ	ンド		9
3. 7	アセン	ブラ命	<b></b>	1 0
4.	アセンブ	ル出力		1 3
4. 1	リスト	の内容		1 3
4. 2	2 エラー		F	1 3
5.	操	作		1 5
5. 1	アセン	ブル・	コマンド	1 5
5 (	) アカ・	ブルの	电行	1.6

ィスク・オペレーティング・システム)下で実行できる、Z80ソース・プログラムのアセンブ ル用プログラムである。

クロス・アセンブラは、NOVAのアセンブリ語で書かれていて、全ステップ数はデータ・エ リアも含め約7 KWである。 NOVAのDOSサイズにも依るが、主記憶部の必要容量として、 16~24KW程度あれば実行可能である。

 $Z = 80 \ \text{fd} \ \text{CS'} \quad \text{`RDOS'} \quad \text{`MRDOS'} \quad \text{outh}$ の管理下でも、またNOVA01、02、3のいずれの機種においても実行できるようになって いる。

アセンブラの機能は、次の如くである。

- 1. オブジェクト・ファイルの作成と出力
- 2. アセンブル・リスト及びシンボル・テーブルの作成と出力
- 3. クロス・リファレンス・リストの作成と出力
- 4. 各リストのディスク・ファイルの作成

入力・出力装置は、NOVAのDOSが管理するすべての装置を利用できる。

1. コンソール

- (TTY, CRT)
- 2. 紙テープ・リーダ パンチャ (PTR 、PTP)
- 3. 紙カード・リーダ
- (CDR)
- 4. ライン・プリンタ

アセンブルすべきソース・ファイルとして、次のいずれかを用意する必要がある。

- 1. オフラインで作成された紙テープ・ソース
- 2. テキスト・エディタなどで作成したソース・ファイル
- 3. リンクされたディスク・ファイル
- 4. IBMカード・ソースなど

アセンブル後作成されるオブジェクトは、直接紙テープに出力する以外に、必要なら一旦ディ スク・ファイルとして作成し、保存しておくことも可能である。このディスク・ファイルは、適 時他の形体(紙テープ、磁気テープ)で出力できる。

他のファイル(リストなど)も、同様にできる。

#### 2. アセンブラ(Z80A)の機能

クロス・アセンブラ(Z80A)は、次のような機能を有している。

- **Z** 8 0 のアセンブラ語(ザイログ社オリジナル)で書かれたソース・プログラムから、所 定の形式(インテル・フォーマット)のオブジェクト・ファイルを作成し、出力する。
- ソース・プログラムに、エラー・コード、ステートメント番号、アドレス、マシン・コード などを付し、リポートするアセンブル・リストを出力する。
- ラベル (シンボル)を一覧表にしたシンボル・テーブルを作成し、アセンブル・リストに付加する。
- ラベルがオペランドとして用いられている箇所の、ステートメント番号を、ラベルに対応させ一覧表にした、クロス・リファレンス・リストを作成する。

#### 2.1 オブジェクトの作成

オブジェクトのフォーマットは、Fig 2.1 のようなインテルフォーマットで作成される。 レコード長MAXは、30バイト分であり、

最後にチェック・サム(2の補数)と、CR

(キャリッジ・リターン)、LF(ライン・フィード)が付加される。

チェックサムは、レコード長フィールドから、 チェックサム・フィールドまでの総和の2の補 数値が出される。

各データの水平パリティは、 '偶' である。 データのある場合、レコード・タイプは 0 0 、 ファイルの終端(EOF)の場合、タイプは、 0 1である。

レコード・タイプ・フィールド 7 (0)データ 00 8 (1)EOF 01 9 ラデータ・フィールド 10 ASS HEX  $9+(1E)\times 2$ チェック・サム ASC HEX 2の補数値  $9+(1E)\times 2+1$  $10+(1E)\times 2$ 0D CR  $10+(1E)\times 2+1$ 0E LF

2

3

4

5

(1)

(E)

High

6 Low

レコード・マーク

レコード長フィールド

ASCI I HEX

ロードアドレス・フィールド

ASCI I HEX

Fig 2.1

スタ・ファイルとして作成し、保存しておくことも可能である。このディスタ・ファイルは、3

他のファイル(リストなど)も、同様にできる。

#### 2.2 リストの作成

アセンブル・リストは、Fig 2.2のような形式で出される。

1行内に、エラー・コード、ステートメント番号、アドレスまたは、EQUで指定されたデー

タ、及びマシン・コード(最大4バイト分)の順で出力され、その後ソース行が出される。

91	00DD		TBUFF:	DEFS	NTITL+1	
92	00EE		DATE:	DEFS	11	
93	00F9		PSOR:	DEFS	2	
94	00FB		BTAB:	DEFS	2 14 15 10 14 17 17 1	
95			; *****	** LTAB	*****	
96	1900		LTAB	EQU	1900H	
97	3FFF		M16K	EQU	3 F F F H	
98			; *****	** MAIN	*****	
99				ORG	100H	
100	0100	1E00	MAIN:	LD	E, 0	Fig 2.2
101	0102	21FF3F		LD	HL, M16K	
102	0105	220200		LD	(MTAB), HL	
103	0108	210019	MA 0 2:	LD	HL, LTAB	
104	010B	220000		LD	(PTAB), HL	
105	010E	1802		JR	MA 0 6	
106	0110	1E40	CROSS:	LD	E, 40H	
<i>پ</i> ب						
番号	アドレフ (データ	マシン・コー	- <b>ド</b>	ソース行		
エラー・	コード桁					

エラー・コードは行の先頭に出される。

ステートメント番号は、5桁の10進数で、ゼロサプレスされ、出力される。

アドレスは、4桁の16進数である。

マシン・コードは、最大4バイトまで同一行に出される。これを越えた分は、次の行に出される。

#### 2.3 シンボル(ラベル)・テーブルの作成

指定(後述)がない限り、このシンボル・テーブルは自動的に、アセンブル・リストの後に付加され、出力される。

1 桁に 4 個のシンボルとそれの置かれているアドレス、または等価なデータが出力される。 指定 (後述)によって、シンボルは出現順、またはアルファベット順のいずれにでも配列できる。 2.4 クロス・リファレンス・リストの作成

シンボルがオペランドとして使用されている個所すべての、ステートメント番号が、各シンボルに対して付加される。

指定(後述)により、シンボルの配列を出現順、またはアルファベット順のいずれでも作成できる。

2.5 ディスク・ファイルの作成

上述の3種の出力(リスト、オブジェクトなど)は、直接各装置へ出力せず、一旦ディスク・ファイルとして作成しておくことができる。

このディスク・ファイルは、DOSの管理下で他のファイルと同様な扱いが可能である。

99
00 0100 1E00 MAIN: LD E.0
01 0102 21FF3F LD HL.M16K
02 0105 220200 LD (MTAB).HL
03 0108 210019 MA02: LD HL.LTAB
04 010B 220000 LD (TTAB).HL
05 010F 1802 JR MA06

オーニ・ハム (を一点) 存在

エラー・コードは行の先頭に出される。

ステートメント審判は、5桁の10進数で、ゼロサブレスされ、出力される。

アドレスは、4桁の16進数である。

マシン・コードは、軽火ルバイトまで同一行に出される。これを越えた分は、次の行に出され

2.3 シンボル(ラベル)・テーブルの作成

指定(姿迹)がない凝り、このシンボル・テーブルは自動的に、アセンブル・リストの後に付

加京北、出力本社志。

1 前に4個のシンボルとそれの置かれているアドレス、または等価なデータが出力される。

**前定(接述)によって、シンボルは出張順、またはアルファベット期のいずれにでも配列できる。** 

#### 3. アセンブラの書式

ソース・プログラムは、以下に述べるような書式(フォーマット)で作成する。

アセンブリ語として、オペコードはザイログ社オリジナルのニモニックを使用し、他に一般的なアセンブリ語を数種使用する。

a、マシン・コードに変換されるアセンブリ語

LD、ADD、JPなど68種

b、その他のアセンブリ語(擬似命令語)

ORG、END、DEFMなど7種

各文(ステートメント)は、1行単位で記述し、行終端は必ず、復帰(CR: キャリッジ・リターン)、または改行(LF: ライン・フィード)でなければならない。

\* 以下の説明の為に、ここで次のような記号を定めておく。

山(SP) ;スペース(空白)を意味する。

→(HT) ;タブレーション(タブ)を意味する。

√(CR) ; キャリッジ・リターン(復帰)を意味する。

, (CM) ; コンマ(区切)を意味する。

ソース・プログラムで、最少限必要なアセンブラに対する命令語は、  $^{'}$ END $^{'}$ であり、プログラムの最後に必ず書かねばならない。

ロードすべき、ロケーションの初めを指定するために、 'ORG' 命令が必要であるが、指定が無ければ、自動的に 0 (ゼロ) 番地から始められる。

#### 3.1 行の書式

1 行内に、ラベル、オペコード(ニモニック)、オペランド、コメント文の順に書き、行終端はCR(++1)ッジ・リターン)または、LF(ライン・フィード)でなければならない。

行内の各要素は、全部必要な訳ではなく、次のような種々の行構成があり得る。

- ラベルのみの行
- オペコードのみの行
- 0. コメント文のみの行
- オペコード、オペランドのみの行

#### 3.2 記 述 子

行内の各要素(文字列)を特徴付けるために、次のような各種の記述子(記号)が設けられている。

山(SP) ; これの前後にある文字列を、分離する。

~ (HT) ;

, (CM) ;

: (コロン) ; これの前にある文字列を、ラベルとする。

;(セミコロン) ; これの後にある文字列を、コメント文とする。

【(クォーティション) ; これらで挾まれた文字を、アスキーコードのまゝで扱う。

〈,〉(ブラケット) ; これらで挾まれた文字列を、数値として扱う。(但し、DEFM命令内

のみ有効)

+(プラス); これの後の文字列と等価な値を、前の文字列と等価な値に加える。

- (マイナス) ; これの後の文字列と等価な値を、前の文字列と等価な値から減じる。

\*(アスタリスク) ; これの後の文字列と等価な値を、前の文字列と等価な値に乗ずる。

/(スラッシュ) ; これの後の文字列と等価な値を、前の文字列と等価な値から除す。

&(アンド) ; これの後の文字列と等価な値と、前の文字列と等価な値との論理積をと

る。

!(感嘆符); これの後の文字列と等価な値と、前の文字列と等価な値との論理和をと

る。

#### 3.3 数值、式

オペランドとして、通常数値及び文字列を含む式が使える。

この内、数値には、次の4種が許される。

a、2進数 ; 数字列の後尾に 'B' を付す。

(8桁まで、許される)

1 0 1 1 B

1

b、8進数 ; 数字列の後尾に、 'O' または 'Q' を付す。 (5 桁まで、許される)

3 4 O 3 4 Q 3 - C = 4 V - V - V . A G.I

c、10進数 ; 数字列の後尾に、 'D' を付すか、または、何も付さない。(5 桁まで)

56D 56 中央各种组织体,企业中一体中,各带中限等某的构成等发现各类的系统等度,等文,提供各类

d、16進数 ; 数字列の後尾に、 'H' を付す。(4桁まで許される)数字列の先頭に

'0'(ゼロ)を付すことが、望ましい。(先頭文字が、A~Fの場合、

まずレジスタ名として、次にラベルとして調べられる。一致しなければ、

16進数として、処理される)

7 8 H 0 A B H

式は、演算記号で結ばれた文字列、数字群の一組であり、演算記号は、前述(下に再記)の6種が許される。

+、-、\*、/、&、「別川」が10年の日代の大型、合併る大型を下文も「社話で文のルンモ

演算は、行の左から順に行われる。括孤でくくることは、許されない。

e、数值式 2 3 H-1 0+3 Q/4 H \* 8 (= 3 8 H)

f、文字(ラベル式) LTAB+BIAS&MASK

式内のSP(スペース)、HT(タブ)は無視される。

但し、CM(コンマ)は、式毎の分離を行う機能を有する。

数値、ラベル以外に数値と等価な記号として、次の2種がある。

g、ピリオド(·) ;その行に対応するロケーションの値(アドレス値)が代入される。

h、ダラー(\$);ピリオドに同じ。

オペコードが、多バイト命令である場合、その先頭バイトのアドレス値が採られる。 尚、オペランドとして、アスキー文字を使うことができる。

 $LD \quad A, \quad ? \quad (\equiv LD \quad A, \quad 3 \text{ FH})$ 

CP  $' < ' + 2 ( \equiv CP 3EH )$ 

但し、クォーティション・マーク自身を挾むことは、許されない。 LD A、「「」 (フォーマット・エラーとなる)

ラベルは、文字、数字から成る6文字以内の文字列で書き、ロケーション、またはオペランド の値を充当させる。

先頭の文字に、数字は使えない。

ラベルは、その文字列の後尾に、 `:' (コロン)を付すか、行の先頭(第1コラム)から、書き始める。

式は、凝算記号で結ばれた文字列、数字群の一組であり、複算記号は、前述(下に再記)の6

⊔ABC:---

A B C ---

行の先頭(第1コラム)

ラベルの文字数が、6文字を越える場合、越えた分については無視される。

異なるラベルを、同一ロケーションに設定したい場合、次のように書く。

E 2 0 0 A B C : 2

E 2 0 0 EF: 2

E200 JKLM: ~LD~A, B2

(アドレス) (ラベル) ふかりまがら 関係でき組合の対法 、制(マヘロ)MO、J目

同一名のラベルを、複数個定義することは、許されない。

オペコードと同一名のラベルを使用してもよい。

使用できるラベルの総数は、メモリの残量によって決まる。

3.5 オペコード (ニモニック)

オペコードは、ザイログ社のニモニックを使用する。

データ転送 LD、PUSH、POP

ブロック転送 ; LDI、LDIR、LDD、LDDR

データ交換 ; EX、EXX - Cの子グレスルカ州のルコー () マー・ナー・サー

ブロック探索 ; CPI、CPIR、CPD、CPDR

算術演算 ; ADD、SUB、SBC、ADC

論理演算 ; AND, OR, XOR データ操作 ; INC, DEC, DAA, CPL NEG, CCF, SCF RLCA, RLA, RRCA, RRA RLC, RL, RRC, RR, SLA SRA, SRL, RLD, RRD BIT, SET, RES CPU制御 ; NOP, HALT, DI, EI, IM\* ジャンプ ; JP, JR, DJNZ, CALL RET, RETI, RETN, RST 入・出力 ; IN, OUT ブロック入・出力 ; INI、INIR、IND、INDR OUTI, OTIR, OUTD () IN THE STANKING OF OTDR \*註)IMO、IM1、IM2 許される。 或は、0、1、2を、オペランドとしてもよい。 3.6 オペランド a、所定の文字とは、次に挙げるレジスタ名、条件名など。

オペランドとして、所定の文字、前述の数値、式、アスキー・コード、文字列などを使う。

;アキュムレータ (物域) 会務問題を主義がですとます。当代以供合命の東西 A

; 汎用レジスタ

C

D

E

H

L

F ; フラグ・レジスタ

AF ; レジスタ・ペア

BC

DE

HL ; レジスタ・ペア IX ; ADFOX DELA CPL & CVU , OHI , OHI IY; " ; スタック・ポインタ III AO AI AO AI AO AI SP BLO, RL, RRO, RR, SLA DIE, UI; NZ  $\mathbf{Z}$ ;ゼロ ;ノン・キャリ NC CPU関鍵 : NOP, HALT, DI, EI, IM Ur+; C ;パリティ奇 PO ;パリティ偶 PE P ; T · JUNDY INT INT INTE IND INDE M ; 負 尚、間接指定に用いる括孤 '()'( | X ± )'( | X ± )' などは、書式を 変えてはいけないが、次のような書式は許される。 EX' (SP)HL ;  $\equiv EX$  (SP), HL  $LD A \sqcup \sqcup (IX + d)$ ;  $\equiv LD A, (IX + d)$ アスキー・コード、文字列をオペランドとして使う例については、アセンブラ命令の項で説明 3.7 アセンブラ命令 となる性系の変化をしまれる。 発性を立と、 おきを文の気間 、 \*\* 本来の命令語以外に、アセンブラに対する擬似命令(制御)語がある。 アセンブラ命令には、次の8種があり、一部省略形が許される。 TITLE ; Title ; Origin ORG ; End of Source END EQU ; Equalize DEFS ; Define Storage area ) (DS ; DEFB ; Define Byte space ; ) (DB

する。

DEFW ; Define Word space

(DW ; \* \08) WHED 3

DEFM; Define Massage strings

(DM ; TENERAL CO) PRESENTE SERVICE

各々について、詳細に説明する。尚、書式中の~は、山でもよい。

a, ORG

意味 以降のプログラムを、ロケーションABCから、ロードする。

条件 ABCは、数値、または式であり、ラベルを含む場合、そのラベルは、この 行以前で定義されている必要がある。

書式 ~END↓

意味 ソース・プログラムの終端とする。

条件ラベルを付すことができるが、オペランドを付けることは許されない。

c, EQU

書式 XYZ:→EQU→ABC /

意味 ラベルXYZの値として、ABCを与える。

条件 ABCは、数値、または式であり、ラベルを含む場合、そのラベルは前もって定義されていなければならない。

d, DEFS

書式 DEFS → ABC → BLITT ABC → DS → ABC → CONTRACT BEAUTIFUL ABC

意味 ストレージ・エリアを、ABCバイト確保する。

条件 ABCは、EQUのと同様で、ラベルを含む場合は、そのラベルが、前もって定義されていること。

e, DEFB

書式 DEFB \_\_\_ ABC ℓ

意味 ABCの値の下位1バイトの、マシン・コードを出力する。

条件 ABCは、数値、または式で、カンマで区切って、複数組並べて書いてもよい。

f, DEFW

書式 \_\_\_ DEFW \_\_ ABC √

DW ABC Loganal malled

意味 ABCの値2バイトの、マシン・コードを出力する。

条件 ABCは、数値、または式で、カンマで区切って、複数組並べて書いてもよい。

g, DEFM

 $DM \longrightarrow ABC/\lambda$ 

意味 アスキー・コードA、B、Cを、この順序で出力する。

条件 文字列を同一のターミネータで挾む。このターミネータは、制御コード以外 なら、何でもよい。

ターミネータのコードは出力されない。

書式2. DEFM / ABC/〈03FH、6〉

意味 アングル・ブラケットで挟まれた数値、式の値はそのまゝ、数値として出力する。

ターミネータの間に挾まれたアングル・ブラケットは、文字コードと見なされるので、注意すること。

h, TITLE

書式 TITLE ABC ABC ABC ABC

意味 文字列ABCを、ソース・プログラムのタイトルとする。

条件 文字列の長さは、10文字迄で、これを越える分は無視される。

タイトルは、リスト類の打出しの際にのみ有効であり、ファイル名とは無関 係である。

DEFB\_\_ABC

ABCの値の下位1パイトの、マシン・コードを出力する

ABCは、数値、または式で、カンマで区切って、複数組並べて書いても

#### 4. アセンブル出力

アセンブル出力は、先述したように、4種の形がある。

この内、アセンブル・リストは、ソースに種々の情報が付加されたものであり、プログラムの確認、修正、改良を容易にするのに役立つ。

#### 4.1 リストの内容

リストの先頭には、リアルタイム・クロックが装備されていれば、年月日の付されたメッセージが出される。

タイトル行は、パス1で、行全部が打ち出されるが、タイトル文は、文字・数字の初めの10 文字のみが有効である。

エラーのある行については、後述する。

ステートメント番号は、すべてのソース行について付される。但し、アセンブラによって、余 分に作成される行については、付されない。

ロケーション(アドレス)は、 '0000'~ 'FFFF' で表わされる。

 $^{\mathsf{FFFF'}}$  を越えて、マシン・コードを発生させねばならない場合、アセンブラは、エラーを出す。

マシン・コードは、1行内に最大4バイト(8コード)出し、それを越える分については、次行に出す。

EQU命令のオペランドに対応する値は、マシン・コードのコラムに出されるが、実際のマシン・コードは出力しない。

エラーのある命令行において、できる限りのコードが作成され、作成し得ない箇所のみ、NOP (00)コードが出される。

#### 4.2 エラー・コード

エラーのある行の先頭に、1及至2文字のコードが出される。

エラー・コードは、次の9種で、他にコーション・コード1種がある。

a、コードB ; バッド・キャラクタ

不適当なキャラクタを使用している。

b、コードF ;フォーマット・エラー は出水 とサモ 書式が、正しくない。

c、コードJ ;ジャンプ・エラー 相対ジャンプで、ジャンプ先が遠過ぎる。

e 、コードL ; ラベル・エラー ラベルが、不適当である。

f、コードM ; マルチ・ラベル・エラー 同一名のラベルが、複数個ある。

g、コードP ; フェーズ・エラー ラベルの値が、パス毎に異なっている。

i 、コードU ; アン・デファイン・エラー 未定義のラベルを参照した。

 $\mathbf{j}$ 、コード $\mathbf{V}$  ;オーバー・エラー 値が、許される範囲を越えた。

コーション・コードとして、次のものがある。

は、コード! :コーション と、いまは、からなれる出口はでものオーロ・マンマ、お聞きを対検コオマぞかもの合命UDE

ラベルの文字数が、6文字を越えた。

許されるが、7文字以降は無視されるので、注意すること。

6、コード目 : パッド・キャラクタ

不適当なキャラクタを使用している。

#### 5. 操 作

クロス・アセンブラは、通常リロケータブル・バイナリの形で、提供されるので、これを実行させる為には、セーブ・ファイルにしておかねばならない。

紙テープで提供された場合のロード、及び実行について述べる。

- 1. テープを、リーダにセットする。
- 2. コンソールから、次のようにキー・インする。

 $RLDR \sqcup Z80A/S \sqcup \$PTR \nearrow$ 

- 3. CLIから、'R' が打ち出された時点から実行可能となる。
- 5.1 アセンブル・コマンド

ソースをアセンブルする為に、次のような形式で、コンソールから、コマンドをキー・インする。

$$Z$$
 8 0 A ( / A / N )  $\sqcup$  input - fiel  $\sqcup$  ( output - file / L / X / B )  $\nmid$  アセンプラ名 グローバル 入力ソース名 出力ファイル名 ローカル・スイッチ スイッチ ( )内は省略可。複数指定可。

アセンブラ名を、変更(RENAME)してはいけない。

グローバル・スイッチ

/A ; シンボル(ラベル)・テーブル、及びクロス・リファレンス・リストのラベル配列 を、アルファベット(ABC)順にする。

このスイッチを付けなければ、ラベル配列は、出現順となる。

/N ;シンボル・テーブルを、リスティングしない。

このスイッチがなければ、アセンブル・リストを要求した時、自動的にシンボル・ テーブルが付加される。

入力ソース名は、アセンブルしたいソースのファイル名である。このファイル名には、スイッチを付加してはいけない。

出力ファイルは、適当なディスク・ファイル名、または出力デバィス名である。

例) ABC、\$LPT、\$PTP

このファイル名は、入出力デバイスでなければ、入力ファイル名と同一名でもよい。その場合、 出力ファイル名は、入力ファイル名に、拡張子が付された名となる。 拡張子は、ローカル・スイッチの指定により異なる。

ローカル・スイッチ

/L ; Cのファイルに、アセンブル・リストを出力する。 ディスク・ファイルの場合には、Cのファイル名に、拡張子  $^{\prime}$  . L S' が付加される。

出力ファイルには、必ずいずれかのローカル・スイッチを付す必要がある。

出力ファイルが、指定されなくても、アセンブルを行い、エラー箇所のみ、コンソールに打ち 出させることができる。

#### 5.2 アセンブルの実行

DOSのCLI下で、先述のコマンドを、コンソールからキーインする。

例 1 ) ディスク・ファイル 'ABC' の、アセンブルのみ行わせる。( エラーの有無を調べたい場合)

Z80ALABC/

例2) ディスク・ファイル 'ABC' を、アセンブルし、ライン・プリンタに、リストを 出力させる。

Z80ALABCL\$LPT/L

- 例3) 紙テープ・ソースを、アセンブルし、紙テープのオブジェクトを、出力させる。 Z 8 0 A □ \$ P T R □ \$ P T P / B ℓ
- 例4) ディスク・ファイル 'ABC' を、アセンブルし、ライン・プリンタにリストを、 ディスクヘクロス・リファレンス・リストと、オブジェクトを出力させる。 シンボル・テーブルは、付加しない。

Z 8 O A/N LABCLABC/X/BL\$LPT/L 2

(ディスク・ファイル { ABC.XR } が、作成される。) ABC.AB

同じローカル・スイッチを、異なるファイルに付した場合、先に付加されたファイルのみが、 有効となる。

a、アセンブルの中止、中断

コマンドが、正しくキー・インされなかった場合、「?「を打ち出して、CLIに戻る。 入出力に関する制御などは、DOSのシステム・コールを利用しているので、人出力異常 時には、DOSがメッセージを出す。

オペレータの意志で、アセンブルを中断させる場合、通常は、次のような操作で行う。

\* CTRLキーとAキーを同時に押す。

これによって、アセンブルは中止され、CLIに戻る。

この時、スイッチ X' で、クロス・リファレンス・リストが要求されている場合、次の ディスク・ファイルが、作成されたままになることがある。

XRTMP

残しておいても、差支えはないが、消去しておくとよい。

DELETE LXRTMP/

アセンブルの途中で、 ラベル数が規定値を越えると、 次のメッセージを打ち出して、アセンブルを中止し、CLIに戻る。

'!! LABEL SAVING AREA OVER-FLOWED!!' b、アセンブルの終了

アセンブル・コマンドで指定された項目が、すべて遂行された時点で、アセンブルが終了 し、CLIに制御が戻る。 前じロールル・スイッチを、異なるファイルに付した場合、先に付加されたファイルのみが、 可効となる。

祖中、北中の中は、中断

コマンドが、近しくキー・インされなかった場合、\*?\*を打ら出して、CL1に戻る。 人出力に関する制御などは、DOSのレスチム・コールを利用しているので、人出力異常 時には、DOSがメッセージを出す。

オペレータの確認で、アセンブルを中断させる場合、通常は、次のような操作で行う。

\* OTRLネーとムネーを開降に押す。

これによって、アセンブルは中止され、CLIに戻る。

この時、スイッチ XY で、クロス・リファレンス・リストが要求されている場合、CCCディステ・ファイルが、作成されたままになることがある。

XRTMP

近しておいても、差支えはないが、猶去しておくとよい。

DELETEUNRTMP

アセンブルの途中で、 ラベル数が規定値を終えると、 次のメッセージを打り出して、アセンブルを伸止し、 OL1 に異る。

HLABEL SAVING AREA OVER-FLOWEDH,

し、アセンブルの終了

アセンブル・コマンドで指定された項目が、すべて遂行された時点で、テセンブルが終了 1. でしょと軸部が買る。

# Z-80 テキストエディタマニュアル

7. エラー酵等の処理 15 8 キー人力の特別の意味 16 章 甘 表 18

1.	概 要	1
2.	エディトバッファ	1
3.	文字の使用	1
4.	テキストエディタの動作の開始、終了	2
5.	入 出 力	2
6.	コマンドの説明	3
7.	エラー時等の処理	1 5
8.	キ-入力の特別の意味	1 6
添	付 表	1 8
	エディタコマンド一覧表	1 8

# SM-B-80D テキストエディタ EDIT

# 1. 景概 [30] 要 在以入到习内。中。为"知识一年命命名(0)3 "从"。这个知识结合人类。专项等

SM-B-80 Dテキストエディタは、SM-B-80 Dモニタ(LH-8S03)と共に用い、ASCIII-Fの文字列を作成、修正、編集することができる。

このテキストエディタを用いれば様々な文字列を作成でき、特にマイクロコンピューター等でのアセンブラソースの作成、及びアセンブルした後でのデバッグの為の修正に適している。ソース紙テープ、あるいは、キーボードによってソースを入力し、ソースの文字の削除、追加、変更等が、文字単位あるいは行単位で簡単に行なえ、出力として、ソース紙テープを新しくパンチすることができる。

## 2. エディトバッファ

- 1) エディトバッファ ソースプログラムのメモリ領域とキーボードよりの入力のメモリ領域として使用される。ソースのメモリ領域とキーボードよりの入力のメモリ領域は共存しており、その占有する割合は可変となっている。エディトバッファは、常に有効な活用を行なっている。
- 2) バッファポインタ ソースプログラムの文字列を扱っていく場合、1文字を1単位として処理を行なう。その場合に、扱っている文字の位置を示す必要があり、それをバッファポインタとして以下で述べるコマンドの実行の基準となる。エディタバッファ内でバッファポインタはソースプログラムのいかなる文字に動かすことも可能である。

### 3. 文字の使用

- 1) CR(Carrige Return) エディタバッファ内に於ては、CRが行の終りとしての意味をもち、CRごとに行単位が構成される。エディタの制御の中では、CRは常にLF (Line Feed) の機能を合せて行なう。(CRがキーボード入力されると、CRとLFが一緒に印字される。)
- 3)  $\underline{TAB(Tab)}$  テキストエディタは、TABキーあるいは $\underline{OTRL}/\underline{I}$ キーによって $\underline{TAB}$   $\underline{TA$

れる時には、水平TABとして、8文字毎に文字をそろえる役目をもつ。

- 4) EOT(End of Tape) 紙テープの終了という意味をもつ。

## 4. テキストエディタの動作の開始、終了 アンス・スート アンス・スート

1) エディタ動作の開始 マー・マロケガス リポテンタ アルガー 知事のエーリティー

以下のキーボード入力によってエディタの実行が始まる。

\*E; G ♪ \*は、モニターのコマンド待ちの状態を示す。

↓ EDIT⊔Vx.y↓ x.yは、エディタの仕様に対応する。

\*は、エディタ動作での、キーボードでのコマンド入力の準備完了及び、前のコマンドの実行終了を示す。従って\*\*が印字されたら、コマンドを入力していくことができる。

2) エディタコマンドの入力

エディタコマンドはキーボードで入力する。そしてコマンド文は一部を除いてESCキーによって区切られ、ESCキー2回続けてうつことにより、コマンドは実行される。尚ESCキーに対して、'\$'が印字される。そして、コマンドが実行され終了したことに対して'\*'が印字され、新しいコマンドを待つ。

3) エディタ動作の終了

\*X\$\$ アセンブラに制御をうつす。(アセンブラについては、別資料参照)

Ta、テープ入力 Aコマンド G G ーキゼムT JI キュモエイスチャ (deT) UAT (E

紙テープからテープリーダーによってエディトバッファに直接入力される。入力の終了

は、FFあるいはEOTによって判別される。従って、紙テープ入力の場合最後には常に FFかEOTが必要である。

b、キーボード入力 Iコマンド - このゆるる3の3 MOVER EIN

Iコマンドによってキーボードからの入力が行なわれる。エディタバッファへはI以下の文字が入力される。

- 2) 出 力 出力にはソースの内容を印字する方法と、紙テープ出力を行なう方法がある。
  - a、テープ出力 E、O、P、Yコマンド ®AD D TU

ソースの内容をASCIIコードによってパンチする。パリティは、偶数である。

b、タイプ出力 T、Wコマンド

ソースの内容を印字する。

#### 6. コマンドの説明

SM-B-80 Dのテキストエディタのコマンドは、すべてアルファベット1文字から成立っており、そのうちいくつかには数字あるいは負記号が添えられる。

以下に述べるコマンドの説明において、まずエディタバッファ内には、下の様なプログラムが格納されているとする。又、 `\$' はESCキーのエコーバックである。

; TAB \*\*\* EXAMPLE \*\*\*\*

(TAB XOR(TAB A)

(TAB LD(TAB B, 50)

(TAB LD(TAB HL, BUFFER)

MOV: TAB LD(TAB (HL), A)

TAB INC TAB HL 2

(TAB) DEC(TAB) B  $_2$ 

(TAB) J P (TAB) N Z , MO V 2

(TAB) END \( \rightarrow\)

注: / はCR(0DH)を示す。

TABはTABコード(09H)を示す。

▽はバッファポインタ(BP)を示す。

# 1) A (Append)

Form A\$

このコマンドで紙テープ入力を指定し、テープ入力をする。読みこまれた入力はバッ

内の既入力の末尾からバッファに書きてまれていく。紙テープの終了は、紙テープにパンチ されたEOTコードあるいはFFコードによって行なわれる。EOTとFFコードは、バッ ファ内には書きてまれないが、そのどちらかのコードで終了したかは保存されている。又、 NULL(OH)、DEL(OFH) は読みとばされる。

〈例〉

現在下の様な位置にBP(バッファポインタ)があるとする。

TAB

DECTAB

B) I CYCY A O B THY-T

TAB

J P(TAB)

NZ, MOV

(TAB)

END

この時、下の様な紙テープをセットして、Aコマンドをキーボード入力してやる。 紙テープの内容

TII	NU;	T * >	¥ S E P A C E	DI	T S P A C E	EN	D SP A C E	* *	C R	L E C	N U L L	N U L L	N U L L	N U L L	N N U U L L L L	N U L L
-----	-----	-------	---------------	----	-------------	----	---------------------	-----	--------	-------	------------------	------------------	------------------	------------------	--------------------------	------------------

キーボード入力の内容

A (ESC) (ESC)

タイプされる内容

以上の操作により、テキストエディタは紙テープの読み込みに入りEOTコードを読ん だ個所で紙テープ入力は終了する。

Aコマンド終了後バッファには、次の様に入力されている。又、バッファポインタ (BP)は、位置を変更していない。

▽ (TAB)

D E C TAB

Be

TAB

J P TAB

NZ, MOV)

TAB

END

; (TAB)

\*\* EDIT

END \*\*/

# 2) B (Begin)

Form B \$, n B \$  $0 \le n \le 6 5 5 3 5$ 

このコマンドは、 `B \$' でバッファポインタをソースプログラムの先頭へ位置させるも のである。又、 `n \$' は、先頭より数えて n 行目の先頭へバッファポインタを位置させる コマンドである。

〈例〉

現在、下の様にバッファポインタがあるとする。日の人生ととは日本のである。

; (TAB)

\*\*\* EXAMPLE \*\*\*

(TAB)

X O R (TAB)

(TAB)

L D(TAB)

A, 502

この時、下の様にコマンドを入力する。

[ \* ] B \$ \$

バッファポインタは「一の位置にある。

: (TAB)

\* \* \* EXAMPLE

XOR TAB

TAB

L D(TAB) A, 502

L D(TAB) HL, BUFFER

次に、下のコマンドを入力すると、バッファポインタは②の位置にくる。

[ \* ] 4 B \$ \$

- cf.1. B \$ と 0 B \$ と 1 B \$ は、同じ命令を意味している。
  - 2. Bコマンドの次の\$(ESCキー)は、省略して続けて新たにコマンドを入力 することも可能である。下の例は同じ命令である。

〈例〉

[ \* ] B \$ A \$ \$

[ \* ] B A \$ \$

# C (Change)

Form C strings 1 \$ strings 2 \$

文字列 strings 1を文字列 strings 2に変更する。変更するのは、バッファポインタより 後のプログラムで、最も近い指定された文字列である。コマンドの実行後、バッファポイン タは変更した文字列の次となる。 strings 2 がない場合は、 strings 1 を削除する。

〈例〉

現在下の様なプログラムの位置にバッファポインタがあるとする。

L D (TAB)

HL, BUFFER/

MOV: (TAB)

L D (TAB)

(HL), A)

次のコマンドを入力する。

(\*) CBUFFER\$SPACE\$\$ A Sold A LANGE OF LANGE OF LANGE

結果は下の様になる

(TAB)

LD (TAB)

HL, SPACE

MOV: (TAB)

LD (TAB)

(HL), A/

次に下のコマンドを入力する

(\*) CMO\$\$

結果は下の様になる。

(TAB)

L D (TAB)

HL, SPACE)

V: (TAB)

L D (TAB)

(HL), A/

#### D (Delete) 4)

Form D\$, nD\$

 $0 \le n \le 65535$ 

文字を現在のバッファポインタからn文字削除する。D\$と1D\$は同じである。

〈例〉

V: (TAB) LD(TAB) (HL), A)

(TAB)

INC(TAB) HL

上の状態で次のコマンドを入力する。

(\*) 3 D \$ \$

次の様になる。

L D(TAB)

(HL), A

INC(TAB)

HLZ

# 5) E (End)

Form E \$

エディタバッファ内の内容を最初からすべてパンチする。そして、入力においてAコマンドが実行されていて、かつその終了状態が、エディタバッファのフル(Buffer full)だった場合、テキストエディタは、紙テープを読みそれを複写していき、EOTあるいはFFを複写して終了する。その後 2 5 6 個の空白(Null)をパンチする。

この動作終了後、バッファ内の内容は初期化される。

# 6) F (Feed)

Form F \$

2 5 6 個の空白をパンチするコマンドである。これによって紙テープのリーダーやトレーラーを作成することができる。

とのコマンドは1に続く文字列 strings をエデットバッコッ内のソースプログ <例>挿入

エディタの編集終了で最初に512個の空白(Null)を入れて、エディタバッファの内容をすべてパンチし、エディタ動作を終了したい場合、下の様にコマンドを入力する。

(\*) F \$ F \$ E \$ \$

# 7) G (Gain)

Form  $_{138}$  G \$  $_{134400}$  \$  $_{23}$   $_{23}$   $_{24}$ 

エディトバッファ領域の上限を指定するコマンドである。このコマンドにより、RAMの 増設等によるエディトバッファ領域の変更が可能となる。この変更は、制御がモニターに戻 るまで有効である。

又、このコマンドは、アセンブラとの共通コマンドとなっており、エディタとアセンブラ でのみ制御されている場合には、どちらか一方で指定するだけで十分である。

〈例〉

(\*) G \$ \$ [2]



(7)

# 8) H (Home)

Form H\$

テキストエディタの動作が終了し、制御をモニターへうつす。

このコマンドによって下の様に印字されモニター動作が始まる。

た場合。テキストエディタは、紙テーズを読みそれを複写している。ROTルとく例〉ドゥ

[\*] H \$ \$ [√] ← Cのコマンドでエディタからモニタへ制御がうつる

[1]

[SM-B-80D V1.1] ← モニタ動作による印字

[\*] ← モニタコマンド待ち

# 9) I (Insert) - The Lond Sand Color of the Charles

Form I strings \$

このコマンドはIに続く文字列 strings をエデットバッファ内のソースプログラムに挿入するものである。挿入する位置は現在のバッファポインタの示す個所である。このコマンドの終了後、バッファポインタは挿入文字列の次に位置する。

〈例〉

TAB L D(TAB) B, 50 \( \right) L D(TAB) HL, BUFFER \( \right) \)

以上の様な状態の時、次のようなIコマンドを入力するとその結果は下の様になる。

[\*] I 48H)

(TAB) L D C , \$ \$

〈結果〉

(TAB) L D (TAB) B , 4 8 H /

(TAB) L D (TAB) C, 502

(TAB) L D (TAB) H L , B U F F E R ≥

次にエディタバッファの最初にIコマンドで文字列を挿入するコマンドは次の様になる。

\$ \$

これによって次の様に変更される

(TAB) \* \* S T A R T \* \* ✓

 $\nabla$ ;(TAB) \*\*\* \* EXAMPLE\*\*\*  $\checkmark$ 

TAB XOR A 2

cf.Iコマンド入力の場合、FF(0CH)、EOT(04H)、NULL(0H)、DEL (7FH)、ESC(1BH)、LF(9H)は、バッファ内には挿入されることはない。 エディタ動作では、上記のFF、EOT、NULL、LFがキー入力されても読みとばされる。


# 10) K (Kill)

Form K\$, nK\$

 $0 \le n \le 65535$  (80) 90 X

バッファポインタからn行文字列を削除する。K\$と1K\$は同じである。


〈例〉



以上の状態の時、次のコマンドを入力する。

(\*) 2 K \$ \$

その結果は次の様になる。




#### 11) L (Line)


Form L \\$, n L \\$  $-65535 \le n \le 65535$ 

バッファポインタを現在の位置から、n行目の先頭に移動する。

L \$ 、 0 L \$ 、 - 0 L \$ は、バッファポインタを現在の行の先頭に移動するコマンドとなる。 - L \$ と - 1 L \$ は同じコマンドである。



以上の様な状態であるとする。そして次のコマンドを入力するとバッファポインタは、次 の様になる。



cf. コマンドが連続する時には、ESCキ-(\$)を省略することができる。

# 12) M (More)

Form M \$, n M \$  $-65535 \le n \le 65535$ 

バッファポインタを現在の位置よりn文字移動するコマンドである。M\$ と 1 M\$、- M\$と- 1 M\$は同じコマンドを意味する。

〈例〉

上のLコマンドの③にバッファポインタが位置する場合、次の様なコマンドを入力する。

〈結果〉

cf. コマンド連続する時は、ESC $\pm$ -(\$)を省略することもできる。又、CR、TABは1文字として数えられる。

# 13) N (Next)

Form N \$

エディトバッファ内をすべてパンチして出力し、バッファ内の内容を空にする。続いて紙

テープを読み込みエディトバッファに入力する。テープ入力は、FFコード(OCH)、EOTコード(O4H)で終了する。バッファポインタは、エディトバッファの先頭に位置する。

# 14) O (Out)

Form O\$


256個の空白を紙テープにパンチする。続いてエディトバッファ内の内容を最初からパンチし、それが終了後EOTコード(04H)をパンチする。続いて256個の空白をパンチする。

このコマンドでは、エディタバッファの内容及びバッファポインタは変化しない。 通常、このコマンドで紙テープの作成をすれば非常に有効である。

# 15) P (Punch)

Form P \$ , n P \$  $0 \le n \le 6.5.3.5$ 


Pだけでのコマンド(P\$)は、バッファポインタをそのままで、エディタバッファ内の 内容を始めからパンチするコマンドとなる。



以上の時、下の様なコマンドを入力する。

(\*) F \$ 3 P \$ \$

〈結果〉





# 16) Q (Quit)

Form Q\$

エディトバッファの内容をすべて空にして、初期状態にもどすコマンドである。このコマンドの後に他のコマンドを続けて入力しても実行されない。

# 17) R (Rest)

Form R \$

エディタ動作で現在使っていないエディトバッファ領域の大きさを示すコマンドである。 このコマンドが入力されると次の様に出力される。

FREE CORE: 8000BYTES/

これによって、8,000文字分文字列を挿入することができることがわかる。

# 18) S (Search)

Form S strings \$

文字列 strings を現在のバッファポインタより捜していくコマンドである。バッファポインタは、捜した strings の次に位置する。

〈例〉

上の状態の時、次の様なコマンドを入力する。

(\*) SLD\$\$

バッファポインタの位置は次の様になる。

もし、捜す文字列が見つからない場合は、サーチエラーシンボルが タイプ される。この 場合、バッファポインタは移動しない。 〈例〉 (\*) SABC\$\$ 一捜した文字列 500円 所の刊 ) HV00円 - CIIO8A !! ABC サーチエラーを示す 19) T (Type) Form T \$ , n T \$ 0  $\le$  n  $\le$  6 5 5 3 5 現在のバッファポインタよりn行タイプする。T\$と1T\$は同じコマンドである。バッ ファポインタは移動しない。 〈例〉 \*\*\* EXAMPLE \*\*\*! XOR (TAB) (TAB) LD (TAB) B, 50 L B L D CAR - C I L D R A 次のコマンドを入力する。 エディトバッファの内容をすべて最初からタイプする。この場合 (\*) 1L \$T \$\$ -〈結果1〉 制御上アセングラに移す。この時、エディトバッフ イタ風傷の場合はこのコマンドは使用出来ない。 > コマンド待ち <結果2 > このはは個を容内のモビッパイトモエブの影。るすそじたコピーを形を白空の影 ∂ ∂ 8

このコマンドではESCキー(1BH)  $^{\$}$  は省略することもできる。次の2つのコマンドは同じである。

(#) 5 T \$ 3 L \$ \$ 1 H 2 2 - F 2 4 - H , M & (#) 1 M A db C L 4 (M) 1 M

(\*) 5 T 3 L \$ \$

# 20) U (Unit)

Form U\$

ASCIIコードの O C H (Form Feed )を紙テープにパンチする。

〈例〉

(\*) 1 P \$ U \$ 1 L \$ 1 P \$ \$



U\$(これによって区切りをつけることができる。)

# 21) V ( Volume )

Form V\$

ASCIIコードの04H(EOT; End of Text)を紙テープにパンチする。

# 22) W (Write)

Form W \$

エディトバッファの内容をすべて最初からタイプする。この場合、バッファポインタの位置は移動しない。

# 23) X (Cross)

Form X \$

制御をアセンブラに移す。この時、エディトバッファの内容は現状のままである。(エディタ単独の場合はこのコマンドは使用出来ない。)

# 24) Y ( Yield )

Form Y \$

256個の空白を紙テープにパンチする。続いてエディトバッファの内容を最初からパンチし、それが終了後FFコード(0CH)をパンチし、その次にEOTコード(04H)をパンチする。そして、256個の空白をパンチする。

このコマンドでは、エディトバッファの内容およびバッファポインタは変化しない。 サブルーチン等の紙テープパンチにこのコマンドを用いれば非常に有効である。

# 25) 2 2 0 次 。 あるかき 3 3 5 支続管1 2 8 ( 担任1 ) - + D 8 2 分 す メ マ こ の 3

Form Z\$, nZ\$

バッファポインタをソースプログラムの最後に移動させる。また、  $^{'}$ n  $\mathbb{Z}$   $\mathbb{S}'$  は、バッファポインタをソースプログラムの最後から数えて $\mathbb{R}$   $\mathbb{S}$   $\mathbb$ 

Z\$と0Z\$は同じ命令である。また、nZ\$はZ\$-nL\$と同じコマンドである。

# 7. エラー時等の処理

1) Aコマンド実行中にエディトバッファがいっぱいになった時 紙テープの読み込みを中止し、次のコメントをタイプしコマンド待ちの状態となる。

(\*) A \$ \$ \* 400 FX a I a dilike , the column to be a column to be

BUFFER FULL!

[\*]

この後、キーボードからコマンドを16文字まで入力できる。

2) キーボードからの入力の時、エディトバッファがいっぱいになった時

バッファがいっぱいであるコメントをタイプし、さらに、入力していったコマンドの末尾より16文字を削除し、その2行前よりコマンドをタイプしていく。従って、この後続けてキーボード入力をすればよい。

8コマンド又は 0コマンドで 指定 された文字別が見っからない様、次の様に11 <例>C

(\*) I; INITIAL CONDITION?

; A = 0 , B = 0 , C = 1 , D = 3

; PROGAM START

BUFFER FULL!

; A = 0 , B = 0 , C = 1 , D = 3

PROG

以上の様にタイプする。この状態は、キーボード入力で入力されてきたと考えてよい。従って、この状態に続けてコマンドを適当に入力する。あるいは、入力したコマンドを削除することができる。

バッファが一杯でコマンドが入力できない状態の時、コマンドを入力中に、バッファが一杯となるたびに、コマンドを1文字ずつ多く入力できるようになる。但し、これはコマンド

が4文字になるとこの作業は終了する。この時、バッファの最後の文字から1文字ずつ削除 される。

# 3) コマンド文エラーの時

\$ \$でコマンドが終了し、その入力方法にエラーがあった場合には、次の様に??を先頭後にエラーコマンドをタイプする。

〈例〉

(\*) DABC\$\$

??DABC --- DABCというコマンドがわからない。

また、エラーの文字列が16文字列以上の時は、先頭から16文字のみタイプする。そして、次の様に訊ねてくる。

INSERT? (Y:YES)

この時もしIコマンドのつもりで、最初にIを入力することを忘れた場合なら、キーボードの 'Y'を入力する。そうすれば、そのエラーコマンドはIコマンドと同じ様に動作する。また、他のエラーの場合は、その他のキー入力を行なえば、コマンドは削除され新らたにコマンド待ちの状態になる。

# 4) 文字列の見つからない時

Sコマンド又はCコマンドで指定された文字列が見つからない時、次の様に!!を先頭に タイプして見つからない文字列をタイプする。

〈例〉

(\*) SABC\$\$

! IABC

(\*) CABC \$ DEF \$ \$

! ! ABC \$ DEF

この場合、バッファポインタは前の位置から移動しない。

また、文字列が16文字をこえてしかもそれがみつからない時には、コマンド文エラーと同じ様に  $^{'}$ INSERT? と訊ねてくる。この時、Yをキー入力すれば、S或はCから文字列は挿入される。

# 8. キー入力の意味

# 1) $DEL \neq -(=RUB \quad OUT \neq -)$

前に印字した文字を1文字削除する。そして、削除された文字は '\'によってはさまれる。

〈例〉

-1回目のDELキー -2回目のDEL + -

END \*\*

- DELした代り入力する文字

上の様に入力した時には、エディトバッファ内には次の様になる。

; \*\* APPEND \*\* ¿

つまり、 'LY' を削除している。

2) CR +-

てのキーを入力することによって、CRとLFが同時に印字される。

3) LF+-

このキーは無視される。

4) ESC + -

このキーの入力に対し、 \\$' 文字が印字される。

5) TAB # - (Control I # - )

8 文字単位で文字をそろえる役目をもつ。

6) Control X + -

入力しているコマンドを一行削除する。

7) Control Z +-

入力しているコマンドをすべて削除し、コマンド待ちの状態となる。

8) Control C+-

コマンドの実行を中断し、新しくコマンド待ちの状態となる。

但してのコマンドは、パンチ或はタイプの時にのみ有効である。

コントロールキーを押して入力したことを示すために、 '↑' が印字され次にコントロー ルキーを押さない状態での文字が印字される。

〈例〉

↑ A コントロールAキー

↑B コントロールBキー

Control Cキーを入力した場合、コマンドが中断されると次の様に印字する。

(TAB)

LD (TAB) A, (HL)

- ここでControl Cの入力を行なう

(TAB)

LD (TAB) A,

CANCEL!

\*← コマンド待ち

			バー覧表	( (\$)は省略可、(-) n は負も可を示す。 )
No.	入 力 形	700	名 称	1 4 4 4 0 E I A 説 明
1	A	\$	Append	紙テープ入力を、エディトバッファの既入力の末尾から行なう。
2	B n B	\$ (\$)	Begin	バッファポインタを先頭よりn行目の先頭へ移動させる。
3	C string	gs 1 \$ 2 \$	Change	strings 1 を strings 2に変更する。
4	D n D	\$	Delete	現在のバッファボインタから n 字削除する。
5	E	\$	End	エディトバッファ内をすべてパンチし、バッファの内容を初期化する
6	F	\$	Feed	256個のNULLをパンチする。
7	G	\$	Gain	エディトバッファ領域の上限を指定する。
8	Н	\$	Home	制御モニターに移す。
9	I string	gs \$	Insert	stringsを現在のエディトバッファに挿入する。
10	K n K	\$\$	Kill	現在のバッファポインタからn行削除する。
11	L (–)n L	(\$) (\$)	Line	バッファポインタを現在の行の先頭に移す。 バッファポインタを現在の位置より n 行移動させる。
12	М (—) n М	(\$) (\$)	More	バッファポインタを現在の位置よりn文字移動させる。
13	N	\$	Next	エディトバッファの内容をすべてパンチし、次の紙テープ入力を行う
14	0	\$	Out	F\$P\$V\$F\$のコマンドを行なう。
15	P n P	\$\$	Punch	エディトバッファの内容をすべてパンチする。 現在のエディトバッファから n 行パンチする。
16	Q	\$	Quit	エディトバッファを初期化する。
17	R	\$	Rest	エディトバッファの未使用の領域を表示する。
18	S string	gs \$	Search	strings を現在のバッファポインタより捜していく。
19	T n T	(\$) (\$)	Туре	現在のエディトバッファより n行タイプする。
20	U ZION.	\$	Unit	ASCIIコードのFF(0CH)をパンチする。
21	V	\$	Volume	ASCIIコードのEOT(04H)をパンチする。
22	W	\$	Write	エディトバッファの内容をすべてタイプする。
23	X	\$	Cross	アセンブラに制御を移す。
24	Y	\$	Yield	F \$ P \$ U \$ V \$ F \$ のコマンドを行なう。
25	Z n Z	(\$) (\$)		バッファポインタを既入力の最後に移動させる。 バッファポインタを最後よりn行目に移動させる。

# **Z-80** アセンブラマニュアル

次

#### ASMB SM-B-80D アセンブラ


# 1. 序

ASMBは、ワンボードのマイクロコンピュータ開発システムSM-B-80 Dのもとで動作 する紙テープベースの280レジデントアセンブラである。

#### 2. ローディング

ASMBはEDITとともに一本の紙テープで供給される。この紙テープのローティングに はSM-B-80Dのモニタコマンド'L'を用いて行なわれる。

#### 3. メモリマップ



ASMB & EDIT は 100H~1900Hにロードさ れる。

メモリの1900H~3FFFHはASMBはシンボル テーブルとしてEDITはエディットバッファとして用 いる。

#### 4. 起

ASMBとEDITの起動にSM-B-80Dのモニタコマンド 'G'を用いて行なわれる。

SM-B-80 D V1.1

\*A;G

ASMB V1.1

OPTION:

SM-B-80 D V 1 . 1

\*E; G

EDIT V1.1

\*

5. ハードウェアの構成

ASMBとEDITは次のハードウェアを必要とする。

- 0 コンソールタイプライタ
- RAM 16Kバイト以上
- o SM-B-80 Dボード
- o SM-B-80 Dモニタ
- 6. 各モジュール
- 6.1 ソースモジュール

ソースモジュールとは、FFにより分割され最後にEOTで終るユーザーのソースプログ ラムである。

6.2 オブジェクトモジュール

オブジェクトモジュールとは、アセンブラによって出力されるインテル標準へキサデシマルフォーマットの紙テープである。

- 7. アセンブリ言語
- 7.1 ステートメント

ステートメントとはCRで終る72カラム以内のアスキー文字で、73カラム以上は無視される。

また、LF、FF、EOT、CR、DELを除くコントロールキャラクタは許されない。

7.2 分離子

ステートメントの各要素、ラベル、オペコード、オペランドおよびコメントは分離子によって分割される。

ラベルとオペコードは':'、スペース、HTのいずれかによってオペコードとオペランドはスペースまたはHTによってオペコードとコメント、オペランドとコメントは';'に

よって分割される。

7.3 ラベル

ラベルは1文字以上の英数字より構成される。ただし、7文字以上の場合は最初の6文字 を有効とみなす。また最初の文字は数字であってはならない。ラベルは1カラムより始める か':'で区切らなければならない。':'で区切ることにより一つのステートメントにい くつものラベルをつけることができる。

例

LAB

ABC:

DEF:

L 1 2 3

A: B: C: MARDORA TEST ELTLE

7.4 7 7 - F T BELLER BERK ORK MARDORY PELL

オペコードは、プログラミングマニュアル参照。

- 7.5 擬似命令
  - ORG nn origin ロケーションカウンタをnnにセットする。

ORG 1000H

o ラベル: EQU nn equate ラベルの値をnnにセットする。

ABC: EQU 1234H

o DEFM taaa ····· t < b, b ···· > define message

ASCIIの文字列 a a a ······ を定義する。

t は ' ; '、CR以外のキャラクターで文字列を示す分離子である。また ' く ' 、

'〉'で囲むことによりバイト定数を定義することができる。

DEFM 'HELLO' (ODH, OAH)

DEFM (CR, LF)/SM-B-80D/

DEFB n. n. define byte バイト定数nを定義する。

DEFB 1, 0 A H, 1 0 0 1 1 B

DEFB 'A', 37Q

O DEFW nn, nn, nn, define word
ワード定数 nn を定義する。

DEFW ABC, 1234H, LABEL-3

○ DEFS nn define storage
nnバイトのエリアを定義する。

DEFS 10H

DEFS NBYTE

# 7.6 アセンブリ命令

o TITLE s title

各ページの先頭にタイトルをリスティングする。

sはスペース以外の文字で始まる16文字以内の文字列

TITLE TEST PROGRAM

TEST PROGRAM Z80 ASSEMBLER V1.1 PAGE 1

- LIST listing on リスティングを開始する。
- NLIST listing offリスティングを中止する。
- ∘ PAGE page ページをかえる。
- END endソースプログラムの終了を示す。

#### 7.7 オペランド

o レジスタ

A、B、C、D、E、H、L、AF、BC、DE、HL、SP、IX、IY、AF'
ただし表現式内の上記のシンボルはラベルとみなされる。

LD A, B Bレジスタの内容をAレジスタへロードする。

LD A, B+0 ラベルBの値をAレジスタへロードする。

○ レジスタ間接

(HL), (BC), (DE), (SP), (IX+d), (IY+d), (IX), (IY), (C)

○ イミディエイト定数

nn

LD HL, 1234H HLレジスタへ16進数1234をロードする。 ウ エクステンド

(nn)

LD A, (1234H) Aレジスタへメモリの1234H番地の内容を ロードする。

nn および d は次に述べる表現式で表わされる 16 ビット定数である。ただし d の値は-128 より +127 までしかとりえず、1 バイトイミディエイトオペランドの場合は下位バイトのみ有効とする。

# 7.7.1 表 現 式

表現式は次に示す項と演算子より構成され演算は左より順に行なわれる。

。項

\$ 現在のロケーションカウンタ

ラベル 7.3ラベル参照

定数。这位当然原因的证明下来是这样是不是不可知到这一一一的特别是否实

10進数 最後に 'D'をつける。無指定の場合も10進数とみなされる。

123 123D BULL THETHMOD

2 進数 0 と 1 で表わし最後に 'B'をつける。

1 0 1 1 0 0 B 1 0 0 B

8 進数 最後に 'O'または 'Q'をつける。

1070 123Q

16進数 最後に「H」をつける。ただし最初の数が「A」~「F」の場合、そ の前に「0」をつけなければならない。

文 字

'A'(=41H)

。 演算子

演算子には次の6種がある。演算は符号なしの16ビットで行なわれ、演算時でのオーバーフロー アンダーフローは無視される。ただし零割りはエラーとなる。

加算 減算 除算 論理積 金属品的 / 論理和 ( ) 多数 ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) (OFFFFH) - 1 1 2 + 3 9 3 3 5 4 5 4 5 1 5 ( 5 1 3 5 7 5 ) 4 5 5 4 5 1 5 1 5 3 4 5 1 1 1 1 0110B&10010B (00010B) 0110B/10010B (11110B) 3 de BAO4 1 2 de BAO4 (12 ) 6 \* 231/3用金公督部副市上京部(10年度期限)上于報酬出與生產部內共產期交 3/6 ( 0 ) (9 1 + 2 \* 27.8 コメント 文字定数以外の';'以降はコメントとみなされアセンブルの対象外となる。 ABC: LD A, B ; LOAD ACC ; COMNTENT LINE 7.9 オブジェクト オブジェクトのフォーマットはインテル標準 ヘキサデシマルフォーマットに準ずる。SM-B-80 Dモニタ参照。 7.10 アセンブルリスト アセンブルリストはSM-B-80 DのSOチャンネルより出力される。フォーマットを次に示す。 EESSSSS AAAA OOOOOOOO statment EE エラーメッセージ SSSSS ステートメント番号 AAAA アドレス 16准 0000000 オブジェクトコード 16進

323 E389 0610 LD B, 10H

# 8. 操作方法

ASMBはSM-B-80Dモニタのソースインプットチャンネル(SI)よりソースプログ ラムを入力し、リスティング指定があればソースアウトプットチャンネルへ出力し、オブジェ クト指定があればオブジェクトアウトプットチャンネル(〇〇)へ出力する。したがってAS MB起動時にはこれらのチャンネルに適当なディバイスを割り当てなければならない。

SM-B-80 Dモニタ起動時には各チャンネルは次のように割り当てられている。

o SI

o TR

° SO

 $\circ$  TT

° OO ° T T

ASMBは、起動されると以下のメッセージをタイプアウトしてオプションの入力を待つ。

\*A;G

ASMB V1.1

OPTION:

#### 8.1 オプション

o Dオプション date

アセンブルリストの日付を設定する。

OPTION: D

DATE: 27-APL-772 dal ludura

Dオプションを指定すると10文字以内の文字列をアセンブルリストの右隅に出力す ることができる。なお、文字列は何らチェックを受けないのでプログラマ名を入れる てともできる。 1 1 文字以上は無視される。

Z 8 0 ASSEMBLER V1.1 PAGE 1 27-APL-77

Gオプション gain

シンボルテーブルの上限の確認、および変更を行なう。

OPTION: G

CORE LIMIT: 3FFF 新しい上限(16進) 現在の上限

16 Kバージョンでは通常上限は3 F F F となっている。また、この値はモニタより ASMBを起動するたびに3FFFにリセットされる。

○ Hオプション home

モニタへもどる。

OPTION: H 2

SM-B-80D V1.1

- Lオプション listingソースアウトプットチャンネルへアセンブルリストを出力する。
- Oオプション object オブジェクトアウトプットチャンネルへオブジェクトを出力する。オブジェクトのフォーマットはインテルへキサデシマルフォーマットに準ずる。
- Qオプション quit

ASMBの初期化を行なう。

OPTION: Q 2

ASMB V1.1

OPTION:

インコアモード(8.4参照)のリセットに用いる。 シンボルテーブルの上限は変化しない。

 Sオプション symbol table
 パス2の最後にシンボルテーブルをソースアウトプットチャンネルへ出力する。もし Lオプションが指定されていればアセンブルリストの後に出力される。

Z 8 0 A S S E M B L E R V 1 . 1 P A G E 1

SYMBOL TABLE

ABC 0000 DAGH 1234 ......

o Xオプション cross エディタに制御をうつす。

OPTION: X & THE TIME HOO

EDIT V1.1

16 Kパージェンでは過算上別は3 Pででとせっている。また、との報告をニルトル

one pass mode ワンパスモードでアセンブルを行なう。

8.3参照

o 2オプション pass two

パス2のみ行なう。

8.2参照

8.2 通常のオペレーション

次にオペレーションの例を示す。

\*A;G

ASMB V1.1

OPTION: L S.

PASS1 READY?

紙テープをセットし、任意のキーを打つ。もしソ

- スプログラム中にFFがあればアセンブラはリ

- ド動作をやめる。この時、コンソールには何も

しょうしゃ ととり アンストンス・モンスト 出力されない。 シャー・カー・スタース タケルリンス

次のモジュールをセットして任意のキーを打つととによりリード動作は再開される。

るう一度最初のモジュールより上記の操作を行な う。

シンボルテーブルを出力する。

ERRORS DETECTED: 0 ニラーの総数

FREE CORE: 16000 BYTES 未使用のメモリ容量

OPTION: O 2 / パス 2のみ行なう。

PASS 2 READY? ③
②の操作を行なう。

オブジェクトを出力する。 g : GBTOBTBQ 8BORRE

ERRORS DETECTED: 0

FREE CORE: 16000 BYTES

OPTION:

※ オプションを何も指定しなかった場合、エラーのあるステートメントだけコンソールアウトプットチャンネルに出力される。

8.3 ワンパスモード

通常アセンブルは、2パスで行なわれるが、すでに出現したラベルのみを参照するソース プログラムに対しては1パスで行なうことができる。

OPTION: 1 L/

PASS1 READY?

アセンブルリストを出力する。

ERRORS DETEOTED: 0

FREE CORE: 16000 BYTES

8.4 インコアモード

SM-B-80Dのアセンブラとエディタは一つのモジュールで構成されているため、エディタで作成または修正したソースプログラムを紙テープに出さずにメモリ内でアセンブルすることができる。また、アセンブルエラーがあればエディタにもどって(×オプション)、修正することもできる。

これによりまったく紙テープを介さずにアセンブルエラーを修正したソースプログラムおよ びオブジェクトプログラムを作成することができる。

\*E; G 4 - 2 - 3 CORE MAR - 6 A

EDIT V1.1

\*I

\*X \$ \$

ASMB V1.1

OPTION: 2

PASS1 COMPLETED

ERRORS DETECTED: 2

FREE CORE: 932 BYTES TOSTED ARONAS

OPTION:X

EDIT VI. 1 360-E AMACAN JEST BY CELL

\*

- 9. エラーメッセージ表
  - B bad character error
    ソースプログラム内で許されていないキャラクタを入力した。
    その文字は無視される。
  - D dupulicate label refference error多種定義されたラベルを参照した。
  - E unfound END statement END文がない。
  - F format error フォーマットに誤りがある。
  - L label error ラベル内に英数字以外の文字が含まれていた。 最初の文字が英字でなかった。
  - M multiple deffinition error 同一ラベルが複数回定義された。
  - O opecode error 誤ったオペコードを入力した。
  - P phase error
    パス1とパス2でラベルの値が異なる。
  - Q questionable error オペランドの種類または組合せに誤りがある。
  - R range error許される範囲を超える値を入力した。例えば「JR」でのeの値が-126~+129を超えた場合。
  - S: syntax error 構文に誤りがある。
  - T symbal table overflow シンボルテーブルがオーバーフローした。処理は続行される。
  - U undefined label error 未定義のラベルを参照した。

# 表なーラッとーデエータ

B had obstactor error

リースプログラム内で許されていないキャラクタを入力した。 モのセンドを開きれる

- D dapplicate label reflerence error 多種定義されたラベルを修照した。
  - unfound END statement
    - F format arror
    - フォーマットに終りがある。
      - L label error

ラベル内に英数学は外の文字が含まれていた。

最初の文字が英字でなかった。

- M multiple definition error 同一ラベルが複数同定義された。
  - retto shosage O

**ポーセオペコードを入力した** 

P phase error

いることパスタでラベルの銀が異なる。

10110 puranor resp. P

オペランドの種類または組合せに関りがある。

soure ngare H

許される類似を感える顔を入力した。

例えば、J.R. での。の値が-126-+129を超えた場合。

totto Endute 8

様文に置りかある。

well-tovo sidal ladaga T

シンギルテーブルがオーバーフローした。処理は続行される。

under indai bedilebau U 東京教徒 東京教徒 た

# 

1.	は	じ め に	1
2.	п –	ディング	1
3.	メモ	リマップ	1
4.	ハー	ドウェアの構成	1
5.	起	動	2
6.	各モ	ジュール	2
7.	アセ	ンブリ言語	2
	1)	ステートメント	2
	2)	分 離 子	2
	3)	ラ ベ ル	3
	4)	オペコード	3
	5)	擬 似 命 令	3
	6)	アセンブリ命令	5
	7)	オペランド	5
	8)	コ メ ン ト	6
	9)	マクロジャンプ命令	6
8.	アセン	ンブリリスト	6
9.	操	作	7
	1)	オプション	7
	2)	通常のオペレーション	1 0
	3)	ワンパスモード	1 1
	4)	インコアモード	1 1
1 0.	エラ-	- メッセージ表	1 2
1 1.	そ	の 他	1.3

# S M - 4 クロスアセンブラ X S M 4

# 1. はじめに

クロスアセンブラX S M 4 は、ワンボードマイクロコンピュータ開発システムS M -B -8 0 D のもとで動作する紙テープベースのワンチップマイクロコンピュータ S M -4 H のクロスアセンブラである。

# 2. ローディング

XSM4は、XSM4用のEDITと共に一本の紙テープで供給される。この紙テープのローディングには、SM-B-80Dのモニタコマンド「L」を用いて、次のようにキー入力する。

# 3. メモリマップ



XSM4とEDITは、 $100\sim2200$ Hにロード される。

メモリの2200H~3FFFHはXSM4のシンボルテーブルとして、またEDITのエディトバッファとして用いる。

# 4. ハードウェアの構成

XSM4とEDITは次のハードウェアを必要とする。

- 1) コンソールタイプライタ
- 2) RAM 16K以上
- 3) SM-B-80D ボード
- 4) SM-B-80D モニタ

# 5. 起 動

X S M 4 & ED I Tの起動は、SM-B-80 Dのモニタコマンドの  $^{\triangledown}G$   $^{\triangledown}$  を用いて行なわれる。

SM-B-80D V 1 . 1

(\*)A;G (PROMバージョンの場合 .AS;G) キー入力

XSM4 V1.1

OPTION:

SMB-80D V1.1

 $\Re E; G$  (PROMバージョンの場合 .ED; G)

X SM 4 EEDITH, 100-2200 HCTV-1

EDIT V1.1

1) ソースモジュール

ソースモジュールとは、FFにより分割され最後はEOTで終るユーザーのソースプログラムである。

2) オブジェクトモジュール

オブジェクトモジュールとは、XSM4によって出力されるマシン語に直された紙テープであり、エミュレーター用のものと、PROMライター用のものがある。

# 7. アセンブリ言語

1) ステートメント

ステートメントとは、CRで終る72カラム以内のPスキー文字で73カラム以上は無視される。また、LF、FF、EOT、CR、DELを除くコントロールキャラクタは許されない。

2)分離子

ステートメントの各要素ラベル、オペコード、オペランド、及びコメントは分離子によっ

て分離される。

ラベルとオペコードは、▼:▼、スペース、HT\*のいずれかによって、オペコードとオペ ランドは、スペースまたはHTによって、コメントとはヾ;、ヾ、ヾ!ヾによって分離される。

3) ラ ベ ル

ラベルは1文字以上の英数字より構成される。又、文字は6文字までとし、7文字以上の 場合は最初の6文字を有効とみなす。

ラベルは1カラムより始まらなければならない、ラベルの終りは▼: ▽、スペース、HT のどれか或はその組合せによって区切られる。

\* HTはHorizontal Tab(水平タブ)のこと。 LAB:

> LAC ADD

ADD

LAD: ADD

1 2 3 A D D

4) オペコード

別紙SM-4 Instruction Set 参照

5) 擬似命令

White ORG : mn Who I had GO Herbert , described in the control of

ORGP mn

ロケーションを設定する命令である。書式は、行頭にスペースあるいはHTを入れる。

※社(例)、台級の台頭リリは、又ったありりますすの形形も1、は形だけさませり台頭のと

なお、山はスペース又はHT、或はその組合せでもよい。

ORG、ORGPによるロケーション指定は、任意に行なえる。

ORGとORGPの相違はステップを指定する下位2桁にあり、ORGは、通常の16進 数で指定し、ORGPはポリノミアルコードに従った16進数で指定することを意味する。

ORG、ORGPのロケーション指定は4桁以内で行なわれ、上位桁の0は省略できる。 〈例〉

0 Aページの2ステップ目(ロケーション0 A 3 0)を指定する。

□ O R G.□ 0 A 0 2

□ORG□A02

UORGPUOA30

UORGPUA30

SM-4 OROM ページは35ページであるが、<math>ORG または、ORG P での指定は図1の通りである。

THEQU(=D) THOSE AND ADMINISTRATION OF THE

EQX(=)

ラベルの値を定義する命令であり、EQUと= Dは同一意味を持っており、EQXと= は同一意味をもっている。

書式は、ラベルを行頭から書き次の様にかく。

〈例〉

ABC: EQX 13

CDE EQU 13

AK: = 1F

AC = D 24

EQUで示されるのは、10進数であり、上例ではCDEが10進数の13即ち、16進数のDをあらわすことになる。

又、EQXは16進数での値を示している。

この命令で与えられる数は、16進数のFFまでである。又、EQU命令の場合、使用出来る文字は、数字に限られ、ラベルの使用および加減算は許されない。EQX命令の場合には、ラベルおよび加減算の使用は許される。

DB (#)

バイト定数を定義する。(16進数で定義する。)

〈例〉

DB 34 34 (位表に合い表記) が記録によることでは必必に対しまり、9.8.0

34、2F、54を16進数でそのままマシンコードなる。この上限はFFである。

# 6) アセンブリ命令

TITLE からられたと多形学様、準文表を踏扱 (メー・ヒルトル) \*\*

各ページの先頭にタイトルをリスティングする。

書式は次の様である。

〈例〉 TITLE TEST PROGRAM

TEST PROGRAM SM-4 ASSEMBLER.....

タイトルに使用できる文字は、スペース以外の文字で始まる16文字以内の文字列である。

リスティングを開始する。

NLIST

PAGE

ページをかえる。

END

ソースプログラムの終了を示す。

7) オペランド

オペランドは少なくとも1個のスペースあるいはHTを前置して書かねばならない。

オペランドの先頭文字が $0 \sim 9$ 、 $A \sim F$ の場合は、その数字、文字列は16進数とみなされる。従って、 $0 \sim 9$ 、 $A \sim F$ で始まるラベルの場合は必ずV(ダブル0 y = -1 y = -1 を付す必要がある。

オペランド内に書かれる記号は、下の様である。

\*\*(ダブルクォート) 後続する文字、数字列をラベルとみなす。

+(プラス) 後続する文字、数字列を前置する値に加えて算出する。

- (マイナス) 後続する文字、数字列を前置する値から減じて算出する。

. (ポイント) 現在のアドレスをオペランドとする。

#### 8) コメント

;(セミコロン)、!(感嘆符)以降はコメントとみなされる。行頭が▼\*▼の場合、リスト作成時には24コラム目(ソースの先頭より7コラム目)におかれる。

9) マクロジャンプ命令

マクロジャンプ命令は、ラベルを使用してフィールド間、ページ間をジャンプする場合に 便利な命令である。

マクロジャンプ命令には次のものがある。

山. JPS山 "ABC アドレスABCへのジャンプ命令を2バイトで作成し出力する。

□. JPL□"DEF アドレスDEFへのジャンプ命令を3バイトで作成し出力する。

 $_{\rm II}$  .  $_{\rm JSSU}$   $_{\rm II}$   $_{\rm III}$   $_{\rm IIII}$   $_{\rm III}$   $_{\rm III}$   $_{\rm III}$   $_{\rm III}$   $_{\rm III}$   $_{\rm I$ 

山.JSL山<sup>\*\*</sup>JKR アドレスJKRへのサブルーチンジャンプ命令を3バイトで作成し出力する。

ジャンプのために、バイト数が不足あるいは、過剰である場合はF エラーとなる。  ${\sf COQPDISTRY}$  このマクロジャンプ命令は、サブルーチンページ( $18xy \sim 1Fxy$ 、 ${\sf SO}xy \sim {\sf S3}xy$ )では使用できない。

# 8. アセンブルリスト

アセンブルリストは SM-B-80 Dの SOF \* ンネルより出力される。 フォーマットは次の様である。

EESSSSS LAAAA LOOC L Statment

EE ID-Xye-5 I+AI OIT

SSSS ステートメント番号 コヨム トムヨ ロヨエ コヨロコ

AAAA アドレス

00 オブジェクトコード 00110011 00111000

C コーテーションまたはスペース『NNTTHETMNTTIME

なお2バイト、3バイト命令の場合は2バイト目、3バイト目と順々に行をかえて表記される。

〈例〉

F 3 2 3 0 1 2 0 0 8 AB: ADD BC F = 5 -

#### 9. 操 作

XSM4は、SM-B-80Dモニタ(LH8S03)のソースインプットチャンネル(SI) より、ソースプログラムを入力し、リスティング指定およびオブジェクト指定に対してソース アウトプットチャンネル(SO)、オブジェクトアウトプットチャンネル(OO)へ出力する。 したがって、XSM4起動時には、これらのチャンネルに適当なデバイスを割り当てる必要が ある。

SMB-80Dモニタ起動時には、各チャンネルは次のように割りあてられる。

.SI .TR (テレタイプテープリーダ)

.SO .TT (テレタイプタイプヘッド)

.OO .TT ( // )

XSM4は、起動されると以下のメッセージをアウトプットしてオプションの入力を待つ。

\*A;G (PROMバージョンの場合 .AS;G) (III)

SM - 4 V 1 . 1

OPTION:

1) オプション

B オプション BNPF


マシコードをBNPFフォーマットで出力する。出力順序は、ポリノミアルコードの順に 従う。 7 ステップ毎におよび 1 ページ毎に C RLF を挿入して見やすくしている。また、各 ページのステップは 6 3 であるが、 1 ページの最後に 0 0 を出力し、各ページ 6 4 バイトと して出力を行なう。

/H: NOIT40

SW-H-80D VI.I


0 0 0 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0





Start Character

End Character



BNNNPPPNNFBPPN

### Date VO(E088HI) v= FO(B-8-HM8 / SIMMEX

アセンブルリストの日付を設定する。

EARTH OPTION: D ... THE WHITE A CREEK (OR) WANTED TO THE

DATE: 21-JUN-78

OPTION:

Dオプションを指定すると、ただちに 'DATE:' と印字を行なう。これに対して、10文字以内の文字列を入力することができる。11文字以上の文字は無視される。入力は、CRで終了し、オプションの指定を続ける。入力された文字列は、アセンブラリストの右上隅に出力される。

SM-4 ASSEBLEAR V1.1 PAGE 1 21-JUN-78

シンボルテーブルの上限の確認、および変更を行なう。

OPTION: G

CORE LIMIT: 3FFF WXXXX

現在の上限 新しい上限(16進数でキー入力) (変更なしの時 (CR)のみでよい)

上限の値はモニタより X S M 4 を起動するたびに 3 F F F にセットされる。

なお、Dオプション、Gオプションでキー入力を取り消したい場合には、▼ ] ▼キーを入力する。

H オプション Home

モニタへ制御をうつす。

OPTION: H

SM-B-80D V1.1

\*

#### L オプション、Listing、マッツ、自動が直接施立でも151×0日、10日、日

ソースアウトプットチャンネル(.SO)へアセシブルリストを出力する。

#### O オプション Object

オブジェクトアウトプットチャンネル(.OO)へオブジェクトを出力する。オブジェクトのフォーマットは、シャープSMシリーズオリジナルフォーマットである。

#### ★シャープSMシリーズオリジナルフォーマット

2バイトの16進マシンコードと、1バイトのCRコードとの1組が1ステップ分として出力される。各コードはASCIIコードで出力され、ビット7には、許される機械仕様の場合すべて1がたてられる。

オブジェクトファイルの終端部には、\*(アスタリスク)が付加される。下図に出力される紙テープのフォーマットの概略図を示す。オブジェクトテープは、0000番地から33E番地までの全ステップ分が連続して出力される。オブジェクトの出力順序は、実行順(書き下し順)であり、命令のかかれなかった番地には、00が出力される。

#### P オプション PROM Format

オブジェクトアウトプットチャンネル(.OO)へオブジェクトを出力する。オブジェクトのフォーマットは、ブライトロニクス(Brightronics)のバイナリーフォーマットで、出力順序はポリノミアルコードの順に従って出力される。各ページのステップは63ステップであり、64ステップに00を出力し、各ページ64ステップとして出力する。
★ブライトロニクスのバイナリーフォーマット

2 バイトの16 進マシンコードと、1 バイトのスペース(20H)コードとが1ステップ分として出力される。各コードはASCIIコードで出力される。

#### Q オプション Quit

XSM4の初期化を行なう。インコアモードの時のリセットにも用いられる。これによって、Gオプションの指定によるシンボルテーブルの上限には、何ら変化をうけない。

OPTION: Q/

SM-4V1.1

OPTION:

#### S オプション Symbol Table

シンボルテーブルを、ソースアウトプットへ出力する。もしLオプションと共に指定されれば、アセンブルリストの出力の後に出力される。

シンボルテーブルリストには、シンボルのもつ値がアドレスの時には、4ケタで出力さ

れ、EQU、EQXによって定義された値は、2ケタで出力される。

SM-4 ASSEMBLER V1.1 PAGE 1

SYMBOL TABLE

ABC 0000 ABE S123 AK 山山3F アドレス アドレス 数値

X オプション Cross

会してディタに制御をうつす。

OPTION: X 2

EDIT V1.1

\*

1 オプション 1 pass mode

ワンパスモードでアセンブルを行なう。

2 オプション pass two

パス2のみ行なう。

2) 通常のオペレーション

次にオペレーションの例を示す。

\*A; G

SM-4V1.1

OPTION: L SJ

PASSI READY? ①

□ 紙テープをセットし任意のキーを打つ。もし、ソースプロ

PASS1 COMPLE TED グラムにFFがあれば、アセンブラはリード動作をやめる。

PASS2 READY?

この時コンソールには何も出力されない。次のモジュール をセットして任意のキーを打つことによりリード動作は、

再開される。

2

もう1度、①の操作を行なう。

アセンブルリストを出力する

シンボルテーブルを出力する

ERRORS DETECTED: n ← エラーの総数

FREE CORE: 8700 BYTES ← 未使用のメモり容量

OPTION: O ↓ ← オブジェクトを出力する

オブジェクトを出力する

OPTION:

※ オブジェクトのみの時(O、B、Pオプション)、あるいは指定なしの場合は、.SO チャンネルより、エラーのあるラインのみを出力する。

※ 一度アセンブリした後、オブジェクトは、次にアセンブルするまで保存される。又、オ プション 'Q' 、 'X' 、 'H' によっても破壊される。

ブジェクトを出力する。出力の順は、 'O' 、 'P' 、 'B' オプションの順となる。

3) ワンパスモード

通常アセンブルは、2パスで行なわれるがすでに出現したラベルのみを参照するソースプ ログラムに対しては、1パスで行なうことができる。

OPTION: 1 L/

PASS1 READY?

①の操作を行なう。

アセンブルリストを出力する。 yours sousseles ladel also light (

ERRORS DETECTED: 0

FREE CORE: 8700 BYTES

4) インコアモード

SM-B-80 DのXSM4とEDITは、一つのモジュールで構成されているため、エデ ィタで作成または修正したソースプログラムを紙テープに出力せずにメモリ内でアセンブル することができる。また、アセンブルエラーがあればエディタにもどって(Xオプション) 修正することもできる。

これにより、まったく紙テープを介さずにアセンブルエラーを修正したソースプログラム とオブジェクトプログラムを作成することができる。

\*E; G (PROMバージョンの場合 .ED; G)

EDIT V1.1

\* I.....

\*X\$\$

SM-4 V1.1

OPTION: )

PASS1 COMPLETED

ERRORS DETECTED: 2

FREE CORE: 846 BYTES

OPTION: X / MARKE (CLEVES A. O. ) FROM CARLEY

EDIT V1.1

ター・位アセンブリレン後、オブジェクトは、次にアセンブルするまで保存される。

10. エラーメッセージ表 ポースの ヨー 、 ヨー 、 〇 、 ※ スリリンスカス 、フェガ

A address error

このアドレスは、すでに使用されている。

- B bad character error ソースプログラム内で許されないキャラクタを入力した。 その文字は無視される。
  - C constant error 数値に誤りがある。
  - D duplicate label reference error 多重定義されたラベルを参照した。 ロー・ロヨアロヨアヨロー お月の月月日
  - E unfound END statement END文がない。
  - F format error フォーマットに誤りがある。
  - L label error ラベル内に英数字以外の文字が含まれていた。 最初の文字が、英数字でなかった。
  - M multiple definition error 同一ラベルが複数個定義された。
  - O opecode error 誤ったオペコードを入力した。
  - P phase error パス1とパス2でラベルの値が異なる。
  - R range error 許される範囲を超える値を入力した。

S syntax error 構文に誤りがある。

T symbol table overflow シンボルテーブルがオーバーフローした。 ラベルは定義されないが、処理は続行される。

U undefined label error 未定義のラベルを参照した。

J jump error ジャンプ出きない所へジャンプしようとした。

#### 11.その他

1) コーテーションマーク(\*)

アセンブルリストのマシンコードの後にフラグ ヾヾ″ (コーテーションマーク)がたてられることがあり、これは次の事を意味する。

▼が付されるインストラクションは、TRO、TR1の2つである。

- (1) TR0、TR1命令で「が付されているのは、ページ外ジャンプである事を示している。但し、TR1命令で10ページへジャンプする場合は、「は付されない。又、TR1命令で10ケーションがサブルーチンページにある場合も、「は付されない。
- 2) C エラー

マクロジャンプ命令、TR0、TR1、JMP命令以外でアドレスとして定義されたラベルを用いた場合、Cエラーとなる。この場合、用いることができるのはEQU、EQXで定義したラベルのみである。

				様文に関りがある。
71-Cx		0	1	
Pu CA	0	1	*	wallieve elds i iddays T
0 0 0 0	0 0 x y	10 x y (サブルーチン の表紙)	$ \begin{array}{c c}  & S & 0 & x & y \\  & (2 & 0 & x & y) \end{array} $	シンポルテーブルがオーバー
0 0 0 1	01 x y	1 1 x y	$\begin{pmatrix} & 1 & x & y \\ & 2 & 1 & x & y \end{pmatrix} /$	SCTO ledal (beaileban U
0 0 1 0	0 2 x y	1 2 x y	$\left  \left( \begin{array}{cccccccccccccccccccccccccccccccccccc$	末正義のラベルを整照した。
0 0 1 1	0 3 x y	1 3 x y	$\left\langle \left(\begin{array}{cccccccccccccccccccccccccccccccccccc$	torin qual 6
0 1 0 0	0 4 x y	1 4 x y	.stysét	
0 1 0 1	0 5 x y	1 5 x y		
0 1 1 0	0 6 x y	1 6 x y	討	E1)
0 1 1 1	07 x y	17 x y	の後にフラグ	2) ORG(P) の指定なき場合、0000
1 0 0 0	0 8 x y	1 8 x y	.514	より始まる。
1 0 0 1	0 9 x y	1 9 x y	SA	3) SA、SB、SCはサブルーチン
1010	0 A x y	1 A x y		ページを示す。 4) 10 x y から J M P 命令でジャン
1 0 1 1	0 В х у	1 B x y///		プ可能なページを斜線で示す。
1 1 0 0	0 C x y	1 C x y		
1 1 0 1	0 D x y	1 D x y		
1110	0 E x y	$\left  \left  \left  \frac{1}{1} \operatorname{E} x y \right  \right $	S B	
1111	0 F x y	// 1 F x y //		

図1 アドレス配置図

## 

1.	リモート用 <b>LED</b> の点波	L
2.	デジタル・クロック	4
3.	自動演奏	7


#### 1. リモート用LEDの点滅

#### 1.1 概 要

SM-B-80Tに取り付けられているリモート端子用LEDを約1秒周期で点滅させます。


このプログラムは、オーディオカセットのリモート端子に割り当てている I / Oポートを制御してLEDを点滅させます。

#### 1.2 フローチャート






プログラムの書き込みが終了しましたら、次のキ-操作で実行させます。



プログラムを実行しますと次のタイミングでLEDを点滅させます。



 PC
 PC
 D
 REM
 D番地から着きなふる

 D
 WRITE

 IX
 IY
 WRITE

 WRITE
 208番地まで書き込みます。

 C
 PC
 PC

 D
 D
 D

 D
 D
 D

 ADRS
 RUN
 D
 D

 D
 D
 D
 ADRS

. デジタル・クロック

#### 2.1 概 要

CPU(LH-0080)の命令サイクルをカウントして、LED表示部に時刻を表示するクロックのプログラムです。 このプログラムは、CPUの命令サイクルをカウントし、1/100sec ごとにLEDの表示を変更していきます。また、クロックの一時停止機能、タイマ機能もあります。(基準は、システム・クロック 2.4576 MHz を利用)

#### 2.2 フローチャート


別図にフローチャートを示します。

#### 2.3 コーディング

別表にコーディングを示します。


#### ↑ 2.4 プログラムの書き込みと実行

2.4.1 プログラムを、キーから入力し、実行させます。




2.4.2 初期 設 定 "丁月1日2"、"温丁1月70"、发表的成熟月月665-1-

## a. タイマのスイッチON, OFF設定 ARROWS TOWN ARROWS TO A



## b. スタート時刻の設定、計時




#### 2.4.3 各キーの役割の説明

RUN	計時のスタート。
STEP	計時のストップ。これよりストップウオッチとしても用いることができます。
LOAD	表示の 0 クリア。(タイマの ON, OFF は変更されません。)
S T OR D E C	リセット。(タイマについてもすべてリセットされます。)
SHIFT	タイマの設定のリセット。とのキーに続いて"REM", "REG"キーを押すことにより リセットされます。


REG! タイマのOFF時刻の表示、また、"WRITE", "SHIFT" キーを押した後にこのキー REG を入力しますと、タイマのOFF時刻のセット、リセットが行えます。 REM タイマのON時刻の表示、また、"WRITE", "SHIFT" キーを押した後にこのキー ADRS を入力しますと、タイマのON時刻のセット、リセットが行えます。 タイマのON。OFF時刻のセット、このキーに続いて、"REG", "REM"キーを入力 WRITE すると、表示されている時刻が、タイマのON,OFF時刻としてセットされます。 A F 使用しないキーです。 PC 表示の右端から順に入力されて、左へ1つづつシフトしていきます。


注1. タイマのON,OFFがセットされていない場合、次の様な表示となります。





2. クロックの修正は、OE3Hの値を変更することにより可能です。+1で約5.3 μs 遅くなります。

RUN 計模のスタート。
STEP 計解のストップ。 Cれよりストップのようすとしても用いることができます。
LOAD 表示のロタリフ。(メイマのON, OFFは変更されません。)
LNC サセット。(メイマについてトヤベてりセットされます。)
DEC リセット。(メイマについてトヤベてりセットされます。)
SHIFT タイマの確定のリナット。このサーに扱いて"REM", "REG" キーを押すこと
リセットされます。









```
1
                             TITLE <<CLOCK>>
 2
                             **** MEMORY ***
 3
                             ORG
                                      0
  0000
                    NUM
                             DEFS
                                      1
5 0001
                    SEC
                            DEFS
                                      1
6 0002
                    MIN
                             DEFS
                                     1
7
  0003
                    HOUR
                            DEFS
                                     1
8 0004
                    REMO
                            DEFS
                                     1
9 0005
                    REM1
                            DEES
                                     1
10 0006
                    REMZ
                            DEFS
                                     1
11 0007
                    REM3
                             DEFS
                                     1
12 0008
                    REM4
                             DEFS
                                     1
13 0009
                    REM5
                             DEFS
                                     1
14 000A
                    REM6
                             DEFS
                                     1
15 000B
                    REM7
                             DEFS
                                      1
16 0000
                    REM8
                             DEFS
                                      1
17
                             *****
                                     MAIN ****
18 0000 pp210000
                    MAIN:
                             LD
                                      IXOD
19 0011 FD21CDFF
                             LD
                                      IYOSEGBUF
20 0015 00360400
                             LD
                                      (IX+REMO) O
21 0019 3199FF
                    START:
                             LD
                                      SPOSPSET
22 0010 0600
                             LD
                                      B . 13
23 0016 210000
                    CLER:
                             LD
                                      HL, NUM
24 0021 AF
                             XOR
25 0022 77
                    HCLER:
                             LD
                                      (HL) A
26 0023 23
                             INC
                                     HL
27 0024 10FC
                             DJNZ
                                      HCLER
28 0026 CDB401
                    TM1:
                            CALL
                                      TIME
29 0029 CD3FE3
                   TM3:
                            CALL
                                      KEYIN
30 002C FE13
                             CP
                                      CRUN
31 002F 2826
                             JR
                                      ZORUN
32 0030 FE17
                             CP
                                     CSFT
33 0032 CAC400
                            JP
                                     ZOSFT
34 0035 FE16
                            CP
                                     CREM
35 0037 2863
                            JF
                                     ZOON
36 0039 FE10
                             CP
                                     REG
                                     ZOFF
37 0038 286D
                            JR
38 0030 FE12
                            CP
                                     STOR
39 003F 28CC
                             JR
                                     ZOMAIN
40 0041 FE11
                             CP
                                      LOAD
41 0043 2004
                            JR
                                     NZOTMZ
42 0045 0604
                            LD
                                     B . 4
43 0047 1805
                             JR
                                      CLER
44 0049 FE15
                    TMZ:
                             CP
                                      WRITE
45 004B 2824
                             JR
                                      ZOWRT
                             CP
46 0040 FF0A
                                      9+1
47 004F 30D5
                             JR
                                      NCOTM1
48 0051 CDEBOO
                             CALL
                                      SHIFTO
49 0054 1800
                    TM11:
                             JP
                                      TM1
50
                             ***** RUN ****
```

```
51 0056 CDF500
                                      RUN: CALL
                                                                            GO
52 0059 CDB401
                                                         CALL STIMETOOD FOR
53 005C CDD601
                                                         CALL SCANSON SOF
54 005F CDD601
                                                         CALL
                                                                          SCAN
55 0062 00
                                                          NOP
                                                          NOP
56 0063 00
57 0064 00
                                                           NOP
                                    AC NOP TARS TOO ACT
58 0065 FE51
59 0067 28EB
                                     TM12: TAJR ARADEZ, TM11
                                     RUNZ: CALL TREMOTETO POL
60 0069 CD5101
                                    STACALLBAGGCOUNTOON OF
61 006C CDE200
62 006F 18E5 JR RUN 0900 111
63 ***** WRITE *****
64 0071 CD3FE3 WRT: THO CALL KEYINGO EIT
                                                                            CREM
65 0074 FE16 SML0 CP
                                                          JR OGGOTZ, WRON
66 0076 280A
67 0078 FE10 TER
                                                          CP REG ARON ALL
 68 007A 2817
                                                                            ZOWROFF
                               O STRINGE OO WRITEROS LO
 69 007C FE15
70 007E 28F1 JR Z, WRT
71 00%0 18A7 TM13: JR TM3
72 ; **** WRITE ON OFF ****
73 00%2 DDCB04C6 WRON: SET O, (IX+REMO)
 74 0086 110500 DE REM1 851
 75 0089 010400 WRON1: LD BC.4 AST 76 008C 210000 BC LD HL.NUM
 77 00 AF EDBO 91
                                                          LDIR ATOR ARAN ASE
                                                                           TM13gang ser
 73 0091 18ED
                                                           JR
                                                                            1 ( (IX+REMO)
 79 0093 DDCBO4CE WROFF: SFT
                                                            LD DE REM5
 40 0097 110900 93
81 0094 18ED
 81 009A 18ED
***** ON OFF ****
                                                                         Z.ONZOTO ELE
85 00 AZ Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T B Z T
 85 00A2 210500
                                                          LD
89 00AE 2805 JR
90 00B0 210900 LD
91 00B3 18F0 JR
92 00B5 21CDFF ONZ: LD
                                                                              ON1 BOTO DAT
                                       ON2: LD HL.SEGBUF
LD BC.804H
ON3: LD (HL).C
 93 0088 010408
 94 0088 71
                                       TAL SOUNDING SORHED STED SAT
 95 OGRC 23
                                      DJNZ ON3 CALL TIME2 TO TM15: JR TM14
 96 00BD 10FC
 97 00BF CDC201
 9º 0002 18E4
                                      TM15:
                                      0:
 99
                                                            ***** SHIFT ON OFF ****
 00 00C4 CD3FE3
                                      SFT:
                                                            CALL KEYIN O DAT
```

```
107 00D3 C35400 TM16: JP TM11
108 00D6 DDCB0486 SFT1: RES 0,(IX+REMO)
109 00DA 18F7 TM16
      ***** COUNT ****
      118 00EB 210000 SHIFTO: LD HL, NUM
119 00EE CD1EE3 CALL SHIFT1
    119 00EE CD1EE3 CALL SHIFT1
120 00F1 23 INC HL
121 00F2 C31EE3 JP SHIFT1
122 ; ****** GO *******
122
123 00F5 210300 GO: LD HL.HOUR
124 00F8 7E LD A.(HL)
      150 011E 27
                           DAA
```

4 = 4	044=			1.0	ODSCHES A 10 POS
151	011F				CALL CALL
	0120			CP	202 PT 8 H06E05
153	0122		8.1	JR	Z,G03
154	0124		GONOPZ:	LD	00 8,10 0570 405
	0126			LD	305 A, (HL) 10 205
156				JR	GONOP5
157			G03:	LD	005(HL) 0
158	0128	23		INC	TOSHLO ARTO ROS
159	0120	34		INC	(HL)
160	0120	7 E		LD	00 A A (HL)
161	012E	87		OR	SOIA TIRO DAVEDS
162	012F	27		DAA	
163	0130	77		LD	(HL) A
164	0131	FE60		CP	10360H 3010 315
165		2808		JR	2,604
166		0605	GONOP3:	LD	B 5 APTD ATS
167	0137		909	NOP	247 1196 61
168	0138			JR	GONOP5
169		C34801		- 5	GONOPS
170		3600	GO4:	LD	(HL),0
171	013F		0.1 : 201		AHLO SALE ISS
172	0140			INC	2 (HL) 4 4 10 555
173	0141				AP(HL)
174	0142			OR	226 01A8 18A1
				20,000	225 NAA 23
175	0143				(HL) A
176	0144			LD	
177	0145			CP	24H 3410 755
178	0147		H2019 10111		2,003
179		0601	0.)	LD	
180	0148	200	GONOP5:		
181	0140	A STATE OF THE STA	909	RET	
182		3600	G05:	LD	(HL) 0
183		C 9		RET	
184					* REMOTE ****
185		DD7E04	REMOTE:		A, (IX+REMO)
186	0154			RRCA	
187		DC6B01		CALL	C.RMTO1
188				CALL	Sas NC RMT10
189	015B	OF		RRCA	
190	015C	DD2104	00	LD	100 IX 24 3 10 0 8 5
191	0160	DC9401		CALL	CORMTOZ
192	0163	D4ADO1	8 M 15 M 18	CALL	NC RMT10
193	0166	D02100	00	LD	SOEIX,OOOTO EAS
194	016A	C9		RET	
195	.016B	F5	RMT01:	PUSH	BORAFT TOTO 845
196		CD7501	198	CALL	REMOO
		2039		JR	NZORMTO6
198		DBDC		OUT	(REM) A
	0173			POP	CAFO MATE DAS
	0174				PER TINA ZIDAFF

```
201 0175 3A0000 REMOO: LD A, (NUM)
202 0178 DDBE05 CP (IX+REM1)
203 0178 2021 JR NZ-RMT03
203 0178 2021
                                                     NZ RMTO3
                                         JR
A, (SEC)
                                                    (IX+REM2)
206 0183 201D JR NZ,RMT04
207 0185 3A0200 LD A,(MIN)
208 0188 DDRE07 CP (IX+REM3)
209 0188 2019 JR NZ,RMT05
210 0180 3A0300 LD A,(HOUR)
211 0190 DDRE08 CP (IX+REM4)
212 0193 C9 RET
213 0194 F5 RMT02: PUSH AF
231 01B2 C1 POP BC AFO FAT 232 01B3 C9 RET **** TIME ****
234 0184 210000 TIME: LD HL, NUM
235 0187 010400 TIME1: LD
                                                 BC.4 Property
236 018A 110FFF LD DEPDATA
237 018D EDR0 LDIR
238 018F CDF7E2 CALL DISP
239 0102 CDC901 ASRTIMEZ: CALL DOT BETO PRE
240 0105 CDD601 CALL SCAN
241 0108 C9 RET
242 ****** DOT ****
743 0109 FDCB02FE DOT: SET 7, (IY+T1)
244 0100 FDCB04FE SET 7, (IY+T2)
245 01D1 FDCB06FE SET 7, (IY+T3)
246 01D5 C9 RET
247 ; ****** SCAN ******
248 01D6 1600 SCAN: LD D, 0
249 01D8 0E70 LD C,70H
250 01DA 21D4FF LD HL, SEGBUF+7
```

006	<<0 L0 (	(K)>				
	251 0100 252 0100 253 0161 253 0165 255 0165 256 0166 257 0166 258 0166 258 0166 267 0166 267 0166 267 0166 267 0166 267 0166 267 0166 267 0166 267 0166 271 0166 271 0166 271 0166 271 0206 271 0206 271 0206 272 0206 273 0207 274 0207 275 0206 277 0206 277 0206 278 0207 278 0207 278 0207 278 0207 278 0207 278 0207 278 0207 278 0207 278 0207 279 0208 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 299 300	0302 7E 2B 0300 79 0302 0302 0302 0302 0302 0302 0302 030	SN1:  SN1:  SN2:  SN4:  TABLOOM SFEY LOAD STEP CRETT SHIFT SEGCP ADDAD PIOB PIOB REM SPSET	LD DEC OUT LD IN CPD JR OR LD JR NOP LD LD LD LD LD LD LD LD JR LD LD JR	HL (PIOAD) A,C (PIOBD) A,(PIOB OFH Z,SNZ C D,A SN3 NZ,SN3 NZ,SN3 A,40 A NZ,SN4 A,C 10H C,A NC,SN1 A,80H (PIOBD) A,D	RU   - R   R   R   R   R   R   R   R   R
007	< <cre>&lt;<cre>C</cre></cre>	K>>				
	301	0002	т1	EQU	2	
	302 303 304 0209	0004	T2 T3	E Q U E Q U E N D	6	

<<CLOCK>> SYMBOL TABLE

ADDR	-FFE1 COBO	CLER	-001E	COUNT	-00EZ	CREM	-0016
CRUN	-0013	CSFT	-0017	DATA	-FFDF	DISP	-E2F7
DOT	-0109	60	-00F5	601	-010A	G02	-0118
G03.	-0129	G04	-013p	G 0 5	-014E		
GONOP	2-0124		3-0135				1-0111
HCLER	-0022	HOUR.			4-013A		5-014B
MAIN			-0003	KEYIN		LOAD	-0011
	-000p	MIN	-0002	NONGO	-0115	NUM	-0000
OFF	-00AA	ON	-009C	ONI	-00A5	ONZ	-00B5
0 N 3	-00BB	PIOAD	-0000	PIOBD	-0002	REG	-0010
REM	-000C	REMO	-0004	REMOD	-0175	REM1	-0005
BEM5	-0006	REM3	-0007	REM4	-0008	REM5	-0009
RFM6	-000A	REM7	-0008	REMS	-000C		E-0151
RMT01	-016B	PMT02	-0194	RMT03		RMT04	
RMT05	-01A6	RMT06	-01AA	RMT10	-01AD		
RUNZ	-0069	SCAN	-0106	SEC		RUN	-0056
	N-E324	SFT	-00C4	The second second	-0001		F-FFCD
				SFT1	-0006	SFT2	-00DC
	-E31B		0-00EB		1-E31E	SN1	-01DD
5 N. 7	-01F3	SN3	-01F7	5 N 4	-01F9	SPSET	-FF99
START	-0019	STEP	-0014	STOR	-0012	T1	-0002
2.1	-0004	T.3	-0006	TIME	-0184	TIME1	-01B7
TIMEZ	-01C2	TM1	-0026	TM11	-0054	TM12	-0067
TM13	-0080	TM14	-00A8	TM15	-00C2	TM16	-0003
T M 2	-0049	TM3	-0029	WRITE	-0015		NEW YORK AND ARE
WRON	-0082	WRON1	-0089	WRT	10.75	WROFF	-0093
	ALCORD	(9)	5007	w rd 1	-0071		

#### 3.自 動 演 奏

#### 3.1 概 要

SM-B-80Tの応用として、音楽を連続して自動演奏するプログラム例を示します。

このプログラムは、演奏させたい曲の音符を2パイトのデータに変換して音符データエリアに格納しておき、この音符データに対応した周波数パルスをF/Fに接続したオーディオアンプに出力して演奏します。

#### 3.2 フローチャート

別図にフローチャートを示します。


#### 3.3 コーディング

別表にコーディングを示します。

#### 3.4 音符データの作成

音符デ-タは、次に示すようにメモリの2バイトを使用して下位1バイトに音階とオクタープを、上位1バイトに音符の長さをセットします。

このプログラムでは、音階として12平均律音階を、オクタープは3オクタープまで使用します。また、同じ曲を繰り返し演奏させるには、曲の終わりに一定の休符を入れた後、0をセットします。



上位アドレス

音符の長さ

#### オクタープの入力

0 (0000) 繰り返しのとき

1 (0001) 1オクタープ

2 (0010) 2オクタープ

4 (0100) 3オクターブ

8 (1000) 休符

#(シャープ)の入力

- 0 そのままの音階
- 1 半音上げる

6 音階の入力。3 を 3 対象を見機数が表してのまたとう符音の値が点数を影響しまるですのう。

○○○ 繰り返しのとき ( このとき 井の入力も○にすること )

001 6

010 v

0 1 1

100 27


101 2

1 1 0 5

111 >


五線符との対応


音符の長さの「東京の大阪の日本の大阪の日本の大阪の日本の大阪の日本の大阪の日本の大阪の長さ




(注) データとして、32分音符を1として計算しています。他の符点音符などは、計算してください。

#### 3.5 操 作 方 法







次のキー操作でコーディングリスト上の機械語コードを所定のメモリに書き込みます。



プログラムの書き込みが終了しましたら次のキー操作で実行させます。ただし、自動演奏させたい曲の音符データはメモリの 0 0 8 4 H 番地から格納されているものとします。



メモリの中に何曲もの音符データが格納されていても、そのうちの演奏させたい曲を選択することができます。



自動演奏フローチャート

MUSIC.TS ASMBL'D BY Z80 ASSEMBLER REV-A.1 06,20,178
TITLE \*\*MUSIC\*\*

001 **	MUSIC	**					
1 2			;	**** TITLE	AUTO MUSI	CAL PERFORMANCE ***	故
3			;		MAIN ***		
4			•		ORG	0	
5	0000	2ADFFF	LOOP1:		LD		
6	0003	7 F	LOOPZ		LD	A. (HL)	
7	0004	A 7			AND	A	
Q	0005	28F9			JR	Z.LOOP1	
9	0007	23			INC	HL	
10	8000	4 F			LD	Co(HL)	
11	0009	47			LD	BAA	
12	000A	E60F			AND	OFH	
13	0000	CBZO			SLA	В	
14	OOOF	3821			JR	COWAIT	
15	0010	117500			LD	DE, TABLE3-2	
16	0013	CBZO			SLA	В	
17	0015	380A			JR	C.LOOP3	
1.8	0017	116700			LD	DE.TABLEZ-2	
19	001A	CB20			SLA	В	
50	0010	3803			JR	C.LOOP3	
21		115900			LD	DE, TABLE 1-2	
	0021	13	LOOP3		INC	DE	
	0055	3 D			DEC	A	
		SOEC			JR	NZ.LOOP3	
	0025	E 5	LOOP4		PUSH	HL	
	0026	CD4200			CALL	MUSIC	
27		E1			POP	HL	
	AS00	00			DEC	K C N	
		2058			JR	NZ,LOOP4	
		23			INC	HL HL	
31	002E	C30300 E5	WAIT		JP	LOOP2	
		21FF20	WAI I		PUSH LD		
	0035	2B	W Z		DEC	HL,20FFH	
		7 C	WE		LD	Ach	
36	0037				OR	LIII (	
37	0038	20FB			JR	NZ . WZ	
38		00			DEC	C	
39		20F5			JR	NZ.W1	
		E1			POP	HL	
	003E	2.3			INC	HL	
42		C30300			JP	LOOPZ	
43			?	*** M	USIC ***	UN THE	
	0042	21FF20	MUSIC		LD	HL. ZOFFH	
	0045		м1		LD	A. (DE)	
	0046				LD	BAA	
	0047				OUT	(ODDH) A	
48	0049	28	M2		DEC	HL	
49	004A	70			LD	AøH	
50	004B	B 5			OR	L	

#### 3.6 音符データの入力演奏

0 2

音符データは、84H番地以降の任意のアドレスに順に入力していきます。演奏の場合、アドレスを0000にし、DATAをその音符データの入力開始アドレスにしておきます。そして、RUNさせますと自動演奏が始まります。

	7.5	As a second second					
(例)	きょしこの夜(						
ソ	1 A		1 A	ソ	1 A	93 A301	1 A
	0 6		0 C		0 6		06
ラ	1 C	ラ	1 C	ラ	1 C	85584850	18
	0 2		0 8		0 2		02
ソ	1 A	ラード	1 C	ソ	1 A	1929095	1 4
					0 4		0 4
11	1 6	PAHO PAH	22	11	16	14 64 13n	1 2
	0 C		0 6		0 C		0 C
ソ	1 A	SAN 8 SAN	1 E	ν	2 4	休	80
	0.6				0 8		1.0
ラ	1.C	j ,	1 C	V	2 4	くり返	00
	0 2		0 4		0 4		
ソ	1 A	Y HAY	1 A	ファ	28		
	0 4		0 6		0 6		
111	1 6	ラ	1 C	ν	2 4		
	0 C		0 2		0 2		
V	2 4	ソ	1 A	シ	1 E		
	0 8		0 4		0 4		
V	2 4	3	1 6	۲	2 2		
	0 2		0 C		0 C		
シ	1 E	ラ	1 C	11	26		
	0 2		0 8		0 8		
シ	1 E	ラ	1 C	休	8 0		
	0 C		0 4		0 4		
۲.	2 2	٢	2 2	۴*	22		
	0 8		0 6		0 4		
۲.	2 2	シ	1 E	ソ	1 A		
	0 2		0 2		0 4		
ソ	1 A	ラ	1 C	1	16		
	0.0		0.4		0.4		

0 4

# $\begin{array}{c} SM-B-80T \\ \text{P} \text{J} \text{J} \text{J} \text{T} \text{J} \text{S} \end{array}$

3. 紙テープ


2. 電子ルーレット・ゲーム	7

#### 1. スロット・マシン・ゲーム

#### 1.1 概 要

7セグメントのLEDを利用したゲームのプログラムです。

プログラムのステップ数は,544バイトで,データ・エリアは,16バイトです。 とのゲームは,変化している6桁の表示を,できるだけ同じ数に揃えるように,タイミン グ良く[WRITE]キーを押して,得点を取るゲームです。



キーを押す毎に、2桁ずつ表示が固定され、3回で完了です。

得点の計算は、重複を許す組み合わせで行います。従って、例えば全部一致すれば、次のようになります。


$$C = \frac{6 \times 5}{2} = 1 \ 5 \ (= F_H)$$

表示は、特に処理していませんので、16進数で表示されます。

#### 1.2 プログラムの内容

メイン・ルーチンは,表示とキースキャン,キー入力のチェックと表示データの更新です。 キー入力がある場合,キー入力回数(T)の更新と得点計算を行います。





#### 1.2.2 プログラムの詳細

キー入力がない間は、表示データをループ1周毎にインクリメントしてゆきます。キー入力があれば、入力回数カウンタTをインクリメントし、この内容で表示データの更新箇所を制限してゆきます。

キーが押し続けられても、単発入力と見做せるように、Kフラグを設け、K= O F F の時にキー入力があれば、有効とします。

キー入力毎に, カウンタTの内容が更新され, 得点計算のルーチンに入ります。

得点計算は、表示データを比較エリアに移してから行いますが、この比較は、Tの 内容に従って、すでに固定されたデータ同志についてだけ行います。

一致があれば、得点カウンタPの内容をインクリメントしてゆきます。この計算は、 計算ルーチンに入る毎にやり直します。

これらの処理は、キー入力が3回入るまで続けられ、3回目で、終了のルーチンに入り、最終時の内容を表示し続けます。

これを解除する場合、[RESET]キーを押します。

1.3 プログラムの使用ルーチンとエリア

このプログラムは,次のようなモニタのルーチンを使用しています。


ルーチン	エントリィ番地
DISP	E 2 F 7 H
SCAN	E 3 7 0 H

また,変数のセーブ・エリアは,

FFOOH ~ FFOFH

です。

- 1.4 プログラム・リストを、5~7ページに示します。
- 1.5 プログラムの実行 次の順序でキーを押します。



1.6 プログラムの終了

RESET

#### 0 01 SLOT-GAME

1			is e a max	SLOT-MAC	CHINE GAME
2			;		
3			Utto	CLOT	
4 5			LANCE CONTRACTOR INC. TO SE	SLOT	
6			NO DESCRIPTION OF THE PERSON O	TITLE	SLOT-GAME
7				ORG	00H
8	0000	3 E 0 0	INI	LD	A , 0 H
9	0000	3204FF	は関サーモ	LD	(P), A
10	0005	3 2 0 0 F F		LD	(K), A
11	0008	3 2 0 5 F F		LD	(T), A
12	0 0 0 B	3 E 0 0	ENT	LD	A, 0 H
1 3	0 0 0 D	0606	DIVI	LD	B, 6 H
14	000F	210AFF		LD	HL, CD
15	0012	77	CLA	L D	(HL),A
16	0013	23	CEII	INC	HL HL
17	0014	10FC		DJNZ	CLA
18	0016	DD2106FF		LD	IX, DD
19	0 0 1 A	ED4 B0 6 F F		LD	BC, (DD)
20	001E	ED43E1FF		LD	(AD), BC
21	0012	CD6E00		CALL	DSR
2 2	0025	0 6 0 A		LD	B, AH
23		C5	HID	PUSH	BC
24	0028	C D 7 0 E 3	IILD	CALL	SCAN
25	0 0 2 B	C 1		POP	BC
26	0 0 2 C	10F9		DJNZ	HLD
27	002E	E E 5 2	KTS	CP	5 2 H
28	0030	2008	11.10	JR	NZ, OFF
29	0032	3 A O O F F		LD	A, (K)
3 0	0035	A 7		AND	A
3 1	0036	2809		J R	Z, 0N
3 2	0038	1813		JR	CNT
3 3	003A	3 E 0 0	OFF	LD	A, 0H
3 4	0 0 3 C	3 2 0 0 F F		LD	(K), A
3 5	003F	180C		J R	CNT
3 6	0 0 4 1	3 E 0 1	ON	LD	A , 1 H
3 7	0043	3 2 0 0 F F	011	LD	(K), A
3 8	0046	2105FF	KYI	LD	HL, T
3 9	0049	3 4		INC	(HL)
40	0 0 4 A	CD8300		CALL	POI
41	0 0 4 D	3 A 0 5 F F	CNT	LD	A, (T)
4 2	0050	A7	0111	AND	A
4 3	0051	2808		JR	Z,ICO
4 4	0053	3 D		DEC	A A
4 5	0054	2808		J R	Z.IC1
4 6	0056	3 D		DEC	A A
47	0 0 5 7	2808		JR	Z, IC2
4 8	0059	1808		JR	END
49	0 0 5 B	DD3401	I CO	INC	(IX+1)
5 0	0 0 5 E	DD3400	I C 1	INC	(IX)
5 0	0 0 0				/

5 2	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	DD3403 18A5		J R	( I X+3) ENT
5 4 5 5	0 0 6 6 0 0 6 9 0 0 6 0	C D 6 E 0 0 C D 7 0 E 3 1 8 F B	END ENDE	CALL CALL IR	DSR SCAN ENDE
	0 0 6 E 0 0 7 2 0 0 7 5	ED4B08FF 3A04FF 4F	DSR	L D	BC,(DD+2) A,(P) C,A
6 2 6 3		ED43DFFF CDF7E2 3E00		LD CALL LD	(DT),BC DISP A, OH (SB1) A
6 5 6 6	007F 0082	3 2 C E F F C 9 3 A 0 7 F F	; PO1	RET	(SB1), A A, (DD+1)
68	0 0 8 6 0 0 8 9 0 0 8 B	2 1 D B F F E D 6 7 3 2 0 A F F		L D R R D L D	HL,CD+1 $(CD),A$
7 1 7 2 7 3	0 0 8 E 0 0 9 1 0 0 9 4	3 A 0 6 F F 2 1 0 D F F E D 6 7		LD LD RRD LD	A, (DD) HL, CD+3 (CD+2), A
7 4 7 5 7 6 7 7	0 0 9 6 0 0 9 9 0 0 9 C 0 0 9 F	3 2 0 C F F 3 A 0 9 F F 2 1 0 F F F E D 6 7		L D L D L D	A, (DD+3) HL, CD+5
7 8 7 9 8 0	0 0 A 1 0 0 A 4 0 0 A 6	3 2 0 E F F 3 E 0 0 3 2 0 4 F F	TST	LD B B B LD LD B B B B B B B B B B B B B	(CD+4), A A, OH (P), A
8 1 8 2 8 3		2104FF 3A05FF EE00		LD LD CP JR	HL, P A, (T) OH Z, TED
8 4 8 5 8 6 8 7	00B5	2840 FE01 2835 FE02		C P J R C P	1 H Z, T1 2 H
8 8 8 9 9 0	0 0 B 9 0 0 B B 0 0 B D	2 8 2 1 F E 0 3 2 8 0 2		JR CP IR	Z,T2 3H Z,T3
9 1 9 2 9 3 9 4	0 0 C 1 0 0 C 5	ED4BOAFF ED5BOEFF	Т3	JR LD LD CALL	TED BC,(CD) DE,(CD+4) MID
9 5 9 6 9 7	0 0 C C 0 0 D 0	ED4B0CFF ED5B0EFF		LD LD CALL	BC, (CD+2) DE, (CD+4) MID
9 8 9 9 1 0 0	0 0 D 8	4 2 4 B C DF 4 0 0		L D L D C A L L	B, D C, E THN

10	1 00DC	ED4BOAFF	T2	ED LD	BC, (CD)	
10:	2 00E0	ED5B0CFF		LD	DE, (CD+2)	
10:	3 00E4	CDFA00		CAL		
104	4 00E7	42		LD		
10	5 00E8			LD		
10	A SERVICE CONTRACTOR	CDF400		CAL		
10		ED4BOAFF	T 1	LD		
108		CDF400			BC, (CD)	
109				CAL		
		C 9	TED	RET		
110			;			
111		78	THN		A , B	
112		B 9		CP		
11:		2001		JR		
	4 00F8	3 4		INC	(HL)	
11:	5 00F9	C 9	THE	RET		
11(	6		;			
111	7 00 FA	7 8	MID	LD	A, B	
118	8 00 FB	C 5		PUS		
119	9 00FC	CD0501		CAL		
120	0 00FF	C 1		POP		
121		7 9		LD		
122		CD 05 01		CAL		
123				RET		
124		С9 амм				
125		D A	; DED	ZOOFF		
		BA	DEP		E e e Do	
126 $127$		2001		JR		
		34 099		INC		
128		BB QJ	DEA	CP		
129		2001		JR		
13 (		3 4		INC	(HL)	
1 3 1		C 9	DEE	RET		
132			;			
133		FF 0 0	K	EQU	F F O O H	
134		FF04	P	EQU	FF04H	
1 3 5		FF 0 5	T	EQU		
136	STEE STEE	FF06	DD	EQU	FF06H	
137	7 11 9	FFOA	CD	EQU		
138	3		;	1081		
139	HE	FFE1	ÁD	EQU		
14 (	0. 1. 2	FFDF	DT	EQU		
141		FFCE	S B1	EQU		
142		E 2 F 7	DISP			
143		E 3 7 0	SCAN	EQU		
144		E 2 B 7	WAIT	EQU		
145		Labi	WALL			
1 7 0	OIOE			END		


#### 2. 電子ルーレット

#### 2.1 概 要 以人一生の報外の出口を別分のをおいり、おも一ての人一生のの数


7セグメントのLEDを利用したゲーム・プログラムです。

ブログラムのステップ数は、256バイトで、データ・エリアは、モニタ用RAM内の表示データ・エリアを兼用しています。

始めに指定した数字と合うように、動いてゆく数字をタイミング良く[WRITE]KE Yを押して、止めるゲームです。



#### 2.2 フローチャート



#### 2.3 プログラムの詳細

表示用のデータ・エリアは、モニタが使用しているエリア\* DISBUF \*を利用します。 始めのキー入力データは、レジスタCに置き、止めた時のキー入力データは、レジスタD に置きます。これらのレジスタの内容が壊れる恐れのある場合、スタックへPUSHしてゆ きます。

このスタックのトップ・アドレスは、モニタ起動時に、FF9AH番地に設定されていますので、このプログラム内では設定せずに使っています。

#### 2.4 プログラムの使用ルーチン

このプログラムは、次のようなモニタのルーチンを使用しています。


ルーチン	エントリィ番地
SEGCON	TAGE 3 2 4 H
KEYIN	ЕЗЗГН
S C A N	ЕЗ70н

表示用エリアは、次の2箇所で詳細はユーザーズ・マニュアルを御覧下さい。


DISBUF	FFD5~FFDC
SEGBUF	FFCD~FFD4

- 2.5 プログラム・リストを、11~12ページに示します。
- 2.6 プログラムの実行

次の順序でキーを押します。



2.7 ゲームの継続



### ROULETTE ASMBL'D BY Z80 ASSEMBLER REV-A.2 08,09,'78 TITLE ROULETTE

## 001 ROULETTE

1 2			;	ELECT	RONIC ROULETTE
3				TITLE	ROULETTE
4				ORG	
5	0000	21D5FF	AAA:	LD	0 0 0 H
	The same of the sa		AAA.		HL, DISBUF
6	0 0 0 3	0608	T 0 0 D .	LD	B,8H
7	0005	7 0	LOOP:	LD	(HL),B
8	0006	2 3		INC	HL
9	0007	1 0 F C		DJNZ	LOOP
1 0	0009	CD24E3		CALL	SEGCON
11	000C	CD3FE3	A 1:	CALL	KEYIN
12	000F	A 7		AND	A
13	0010	28FA		JR	
1 4	0012	FEOO		CP	Z, A1
1 5	0014	3 0 F 6		JR	0 0 9 0 0
					NC, A1
16	0016	4 F		LD	C, A
17	0017	0608		LD	В, 8
18	0019	3 E 0 1		LD	A, 1
1.9	0 0 1 B	5 7		LD	D, A
2 0	001C	21DCFF	A 2:	LD	HL, DIS
21	001F	0 F	A3:	RRCA	
22	0020	3804		JR	0 0 0 0
23	0022	3617		LD	C, A4
2 4	0024	1801		JR	(HL), 17 H
25	0026	7 2	A 4 ·		0 0 A 5
			A 4:	LD	(HL),D
26	0027	2 B MODOS	A 5 :	DEC	HL
2 7	0028	10F5		DJNZ	A 3
28	002A	0 7		RLCA	
29	0 0 2 B	3002		J R	HC, A6
3 0	002D	1600		LD	D, 0
3 1	002F	F 5	A 6:	PUSH	AF
3 2	0030	061F		LD	B, 1FH
3 3	0032	E 5	A7:	PUSH	D, I I II
3 4	0033	D 5		PUSH	HL
3 5	0034	C 5		PUSH	DE
					BC
3 6	0035	CD24E3		CALL	SEGCON
3 7	0038	C D 7 0 E·3		CALL	SCAN
3 8	003B	C 1		POP	BC
3 9	0 0 3 C	D1		POP	DE
4 0	003D	E 1		POP	HL
41	003E	2006		J R	NZ, A8
4 2	0040	1 0 F 0	A12:	DJNZ	A 7
4 3	0042	F 1		POP	
4 4	0043	1 4		JNC	AF
4 5	0044			** 1 00 to 10 min	D
		1 8D6	A O •	J R	A 2
4 6	0 0 4 6	F E 5 2	A 8:	CP	5 2 H
4 7	0 0 4 8	20F6		J R	NZ,A12
4 8	0 0 4 A	F 1		POP	AF
4 9	0 0 4 B	7 A		LD	A, D
5 0	004C	B9		CP	C
					·

- 1	0040	D.E.		PUSH	AF	
5 1	004D	F5		LD	HL, DISBUF	
5 2	004E	21D5FF		LD	(HL); A	
5 3	0 0 5 1	7 7		INC	HL HL	
5 4	0 0 5 2	23		LD	(HL), 15H	
5 5	0053	3615			HL	
5 6	0055	2 3		INC		
5 7	0 0 5 6	7 1		LD	(HL), C	
5 8	0058	CD24E3		CALL	SEGCON	
5 9	005A	F 1		POP	AF	
6 0	0.05B	21D4FF		LD	HL, SEGBUF+7	
6 1	005E	2017		JR	NZ, NO	
62	0060	3 6 3 D		LD	(HL), 3DH	
6 3	0 0 6 2	2 B		DEC	H L	
6 4	0 0 6 3	365C		LD	(HL),5CH	
6 5	0065	2 B		DEC	HL (III) FOI	
6 6	0066	3 6 5 C		LD	(HL), 5 CH	
6 7	0068	2 B		DEC	HL	
6 8	0069	365 E		LD	(HL), 5 EH	
6.9		0601	A 9:	LD	B, 1	
7 0	006D	2 B	A10:	DEC	HL	
7 1	006E	3600		LD	(HL),0	
7 2	VEL (2) (2)	10 FB		DJNZ	A10	
73		CD3FE3		CALL	KEYIN	
7 4		1889	194. 993	JR	AAA	
7 5	0077	3 6 5 4	NO:	LD	(HL), 54H	
7 6	0079	2 B		DEC	H L	
77	0 0 7 A	3 6 5 C		LD	(HL), 5 CH	
78	0 0 7 C	0603		LD	B, 3	
79	007E	1 8 E D	1840	J R	A 1 0	
8 0		FFDC	DIS	EQU	FFD5H+7	
81		E 3 2 4	SEGCON	EQU	E 3 2 4 H	
82		FFD5	DISBUF	EQU	FFD5H	
8 3		E 3 7 0	SCAN	EQU	E370H	
84		E 3 3 F	KEYIN	EQU	E33FH	
8 5		FFCD	SEGBUF	EQU	FFCDH	
86	0 0 8 0			END		

#### 3. 紙テープリーダ・インターフェース

#### 3.1 概 要

S M - B - 8 0 T のメモリへ紙テーブからデータ (オプジェクトプログラム)を入力する プログラムです。

とのプログラムは、紙テープリーダにリコー電子工業株式会社製のMi,READERを使用し、この紙テープリーダとのインターフェースにSM-B-80 Tの汎用バラレルI/0(PIO2)を使用しています。また、プログラムの開始アドレスは、ユーザROM領域のE400番地とします。

#### 3.2 プログラム


リーダ・ドライバールーチンのリストを、後で示します。

このプログラムは、E400H番地からのROMエリアに書き込んで使うようにしてありますが、他のメモリ・エリアに置いて使うこともできます。

但し、この場合、CALL命令及びJP命令内のオペランド(ジャンプ先の番地)はすべて修正する必要があるので、御注意下さい。

#### 3.3 データの形式

データ(オプジェクトプログラム)は、インテル標準16進フォーマットとします。



#### 3.3.1 レコード・マーク

コロン (:) に対応するASCIIコード3Aによりレコードの先頭を示します。

#### 3.3.2 レコード長

レコードのデータ(バイト)長をASCIIコードで表わします。例えば、データ長 1 2 9 バイトは1 6 進数で 8 1 であり、ASCIIコードでは 3 8 3 1 となります。 エンド・オブ・ファイルのレコード長は00であり、フレーム1,2には対応する ASCIIコードが入ります。

★ 3.3.3 ロード・アドレス (マル) トーモミルマーモ油 へしま 大の丁 (1 8 − 11 − 11 元)

レコードの先頭データがロードされるアドレスをASCIIコードで表わします。ア ドレスは4桁の16進数で表わし、上位側がフレームの3、4に入ります。

エンド・オフ・ファイルのアドレスは 0 0 0 0であり, フレーム 3 ~ 6 に対応する A S C I I コードが入ります。

3.3.4 レコード・タイプ

データ・レコードはタイプ 1, エンド・オフ・ファイルはタイプ 0 として各々 1,0 に対応するASCIIコードで表わします。

3.3.5 データ


1 バイト・データは 2 桁の 1 6 進数で表現できますが、これに対応する A S C I I コードで連続する 2 フレームに入れます。データの上位バイトが前のフレーム、下位バイトが後のフレームになります。

第1フレームからデータの最終フレームまでの数を2フレーム毎に区切り、各フレームのデータ(ASCIIコードではない)を2進数表現にし、これら各単位の2進数を2進加算し、結果の2の補数をチェックサムとして2桁の16進数で表わします。 チェックサムは、対応するASCIIコードで最後の2フレームに入ります。

3.4 操作方法


プログラムはROMに書き込んでSM-B-80TのユーザROM領域(IC NO.U 17)に実装しておきます。

キー操作



このブログラムでは、 RUN キーを押しますと自動的に紙テーブリーダのモータを ONし、読み込み(ロード)が終りますとOFFするようになっています。また、紙テーブリーダは手回わし型のものでも読み込めます。


データ(オプジェクト・プログラム)の読み込みが終了しますと次の表示を行います。



3.5 紙テープリーダとの接続

別図に接続図を示します。

この例では、PIO2との間にバッファを追加しています。また、プログラムでモータを 制御しないときは、接続図のモータ制御回路を省略できます。



U<sub>1</sub> 7404 U<sub>2</sub> 7417

-14-

001 LOAD. SR	3			
1		;		
2		;	1013.	3842 10
3		;	****	LOAD ***
A. ( a a 4 i a )	TUO		paned	SI.ELSS
5 1 X 3	0 0 D 4	PIOAD	EQU	0 D 4 H
6	0 0 D 5	PIOAC	EQU	0 D 5 H
(P10BD).A	0 0 D 6	PIOBD	EQU	0 D 6 H
8	0 0 D 7	PIOBC	EQU	0 D 7 H
9	E 0 2 6	EXIT	EQU	0 E 0 2 6 H
1 0	FFE1	ADDR	EQU	0 FFE 1 H
11	FFDF	DATA	EQU	OFFDFH
1 2	FFCD	SEGBUF	EQU	0 FFCDH
13			ORG	0 E 4 0 0 H
14 E400	3 ECF	LOAD:	LD	A, OCFH
15 E402	D3D5		OUT	(PIOAC), A
16 E404	3 EFF		LD	A, OFFH
17 E406	D 3 D 5		OUT	(PIOAC), A
18 E408	3 ECF		LD	A, OCFH
19 E40A	D3 D7		OUT	(PIOBC), A
20 E40C	3 EFE		LD	A, OFEH
21 E40E	D 3D 7		OUT	(PIOBC), A
22 E410	AF		XOR	A
23 E411	D 3 D 6		OUT	(PIOBD), A
24 E413	1 E 0 0		LD	E, 0
25 E415	CD82E4	LD20:	CALL	READ
26 E418	FE3A		CP	8 1 9 0 1 0 1
27 E41A	20F9		JR	NZ,LD20
28 E41C	0 E 0 0		LD	C, 0
29 E41E	CD61E4		CALL	RDBYT
30 E421	A 7		AND	A
31 E422	2836		JR	Z, LD100
32 E424	4 7		LD	В, А
33 E425	CD61E4		CALL	RDBYT
34 E428	6 7		LD	H , A
35 E429	CD61E4		CALL	RDBYT
36 E42C	6 F		LD	L, A
37 E42D	CD61E4		CALL	RDBYT
38 E430	CB43		BIT	0 , E
39 E432	2004		JR	NZ,LD30
40 E434	22E1FF		LD	(ADDR), HL
41 E437	1 C		INC	E
42 E438	CD61E4	LD30:	CALL	RDBYT
43 E43B	77	LD50:	LD	(HL), A
44 E43C	22DFFF		LD	(DATA), HL
45 E43F	2 3	LD60:	INC	HL
46 E440	10F6		DJNZ	L D 3 0
47 E442	CD61E4		CALL	RDBYT
48 E445	AF		XOR	A
49 E446	8 1		ADD	A, C
50 E447	28CC		J R	Z, LD20

	DAD. SI	Λ.			
5 1	E 4 4 9	0608		LD	B, 8
5 2	E 4 4 B	21 CDFF			HL, SEGBUF
5 3	E 4 4 E	3640		LD	(HL), 40H
5 4	E 4 5 0	23		INC	HL
5 5	E451	10FB		DJNZ	\$ - 3
5 6	E 4 5 3	3 E 0 1		LD	A , 1
5 7	E455	D 3 D 6		OUT	(PIOBD), A
5 8	E457	C 3 2 C E 0		JP	EXIT+6
5 9	E 4 5 A	3 E 0 1	LD100:	LD	A , 1
6 0	E45C	D 3 D 6		OUT	(PIOBD), A
6 1	E 4 5 E	C326E0	TIXR	J P	EXIT
6 2	E 4 6 1	CD82E4	RDBYT:	CALL	READ
6 3	E464	CD7AE4		CALL	A2BIN
6 4	E467	0 7		RLCA	
6 5	E468	0 7		RLCA	
6 6	E469	0 7		RLCA	
6 7	E 4 6 A	0 7		RLCA	15 2402
6 8	E 4 6 B	C 5		PUSH	ВС
6 9	E46C	4 F		LD	C , A
7 0	E 4 6 D	CD82E4		CALL	READ
7 1	E 4 7 0	CD7AE4		CALL	A2BIN
7 2	E 4 7 3	B 1		OR	C
7 3	E474	C 1		POP	BC
7 4	E 4 7 5	F 5		PUSH	AF
7 5	E 4 7 6	8 1		ADD	A, C
7.6	E 4 7 7	4 F		LD	C , A
7 7	E 4 7 8	F 1		POP	AF
7 8	E479	C 9		RET	81.7.18
7 9	E 4 7 A	D 6 3 0	A 2 B I N:	SUB	1 0 1
8 0	E 4 7 C	FEOA		CP	10
8 1	E 4 7 E	F 8		RET	M
8 2	E47F	D 6 0 7		SUB	1871
83	E 481	C 9	D D 4 D 4	RET	CS AH (BYODE)
8 4	E482	DBD6	READ:	IN	A, (PIOBD)
8 5	E484	07		RLCA	CORRAR
8 6	E 485	3 8 F B		JR	C, READ
8 7	E 487	DBD4		IN	A, (PIOAD)
8 8	E489	2 F		CPL AND	7 F H
8 9	E 48 A	E 6 7 F		PUSH	AF
9 0	E48C	F 5	RD10:	IN	A, (PIOBD)
91	E48D	DBD6	RDIU.	RLCA	A, (I TOBD)
- 0	E48F E490	07 30FB		JR	NC,RD10
9.4	E 4 9 0	3 0 F B F 1 C 9		POP	AF
95	E493	C 9		RET	4 2 8 4 3 8
0.6	E 4 9 4			FND	
JH . ( 9.0				2 2DFFFF	

#### LOAD. SR SYMBOL TABLE

PIOAD	-00D4	PIOAC	-000D5	PIOBD	-00006	PIOBC $-00D7$
EXIT	-E026	ADDR	-FFE1	DATA	-FFDF	SEGBUF-FFCD
LOAD	-E400	LD20	-E415	LD3 0	-E438	LD50 -E43B
LD60	-E43F	L D 1 0 0	-E 4 5 A	RDBYT	-E461	A2BIN -E47A
READ	-E482	R D 1 0	-E48D			

#### LOAD. SR SYMBOL TABLE

## APPENDIX 14

2.1 RAM使用時の設定 3.2 ROM使用時の設定 3.3 ROM使用時の設定 3.3 M-B-80Tの拡張メモリー 3.3 M-B-80Tの拡張メモリー

#### 目 次

1	. 1	既				要					••••								 	 	 	 				1
	1.	1		特				長											 	 • • •	 	 				1
	1.	2		仕				様	1										 	 	 	 				2
2	. ,	^	_	K	ウ	I	ア								٨.	. 5		.\	 	 	 	 				5
	2.																									5
	2.	2		バ	ス	信	号	線											 	 	 	 				5
3	. 1	使		用		法													 	 	 	 				9
	3.	1		R	Ā	M	使	用	時	0	設	定							 	 	 	 		···	1	1
	3.	2		R	0	M	使	用	時	0	設	定							 	 	 	 			1 :	2
	3.	3		S	M	_	В	_	8	0	Т	0	拉	3 3	長	×	七	IJ	 	 	 	 			1	3
	部。	品	構	成	表														 	 	 	 			1	4
	回		路		図														 	 	 	 	,		1	5

#### 1. 概 要

ROM/RAMボードは、SM-B-80DやSM-B-80Tを使用したシステムにおいて、メモリを拡張する場合に用いる。

このボードはROMとして、2708タイプ、または2716タイプのEPROMを最大8個まで実装できる。2708タイプのEPROMの最大実装容量は8KBであり、基準アドレスは4KB単位に変更できる。2716タイプのEPROMの最大実装容量は16KBであり、基準アドレスは8KB単位に変更できる。

RAMとして8KBのスタティックRAMを実装しており、その基準アドレスは4KB単位に変更できる。また、このRAMは必要に応じて4KB単位に書き込みを不可能にするメモリ・プロテクト機能を持っている。

#### 1.1 特 長

- (1) RAM 8KB実装 LH-2114-3 16個使用。
- (2) ROM 2708タイプ、intel 2716タイプ いずれも使用可能。
- (4) RAM基準アドレスは4KB単位に変更できる。
- (5) ROM基準アドレスは、2708使用時4KB、2716使用時8KB単位に変更できる。
- (6) RAMは4KB単位に書き込みを不可能にできる(メモリ・プロテクト機能)。

コード町路 270×190×20 単位Mm バス × 信号 100ビン 3175mmビッチ アス 2 メ

27 98タイプのEPROMの代わりに選子互換性のあるペイギーラPROM

のしは一てのちらりを使用できる。

(3) 電源項目の lcc, IDD, IBB はEPROMの電源供給電流。EPROM の使用個数

った げち 智 カ 料面(ひご 、 き 丸 いっ

#### 1.2 仕 様

#### <一般 任 様> 图 T D B - B - M Z

項 目	仕 様	備	考
強されのお子板	8 タイプ、生化は2 7 1 6 タイプの店	M & L C, 27	の見出すートの
RAM	8 K B 実装	7.082170	
	L H-2114-3 16個使用	86.2716	
	4 K B 単位に基準アドレス設定可能	DIPスイッチ	により設定
	4 К B 単位にメモリ・プロテクト可能	位に変更できる。	
ROM	2708または2716を最大8個ま	ボードはICソ	ケットのみ実
	で実装できる。	装している。	
	ROM容量	2716 tint	el compati-
	2708使用時 最大8KB	ble OEPRO	M
	2716使用時 最大16KB		
	ROM基準アドレス	DIPスイッチ	により設定
	2708使用時 4KB単位可変	X 7 4 8 0 7	
person person	2716使用時 8KB単位可変	0 R & R & R &	
電源	+ 5 V ± 5 %; 2Amax + Icc (EPROM)	2716使用	
	+ 1 2 V ± 5 %; IDD (EPROM)	+ 1 2 V , - 1	2 V ( - 5V)
		はEPROM使用	時必要
	$-12 \text{ V} \pm 5\%$ ; IBB (EPROM)	-12 Vの代わ	りに−5 Vを
	(-5 V ± 5 %)	直接印加すると	ともできる。
動作温度	0 ℃ ~ 4 0 ℃	*	
ボード寸法	270×190×20 単位mm		
バス信号	1 0 0 ピン 3.1 7 5 mm ピッチ		
コネクタ			

(注意)(1) 2708タイプ、2716タイプのEPROMの混用はできない。

- (2) 2708タイプのEPROMの代わりに端子互換性のあるバイボーラPROM(例LH-7055)を使用できる。
- (3) 電源項目の Icc, IDD, IBB は EPROMの電源供給電流。 EPROMの使用個数 n により、この値は n 倍される。

#### <バス信号線>

ROM/RAMボードに入出力するバス信号線の仕様を以下に示す。

(1) 信号の論理

データ 負論理

アドレス 負論理

制 御 線 負論理

(2) 信号のレベル

デ - タ TTLコンパティブル

(双方向バッファ8T26使用)

アドレス 低電力TTLコンパティブル


制 御 線 低電力TTLコンパティブル

(但し、\*RENBのみ負荷1KΩによるオープン・コレクタ出力)

バス信号線の一覧表を表1に示す。

#### <ボード寸法図>

図1 にボード寸法図を示す。



端子番号	信号名(部品面)	端子番号	信号名(配線面)
1	+ 5 V	51	+ 5 V
2	+ 5 V	5 2	+ 5 V
3	+ 5 V	5 3	+ 5 V
4		5 4	
5	+12V	5 5	+12 V
6		5 6	m &
7		5 7	型金
8		5 8	210
9		5 9	
1 0		6 0	
1 1		6 1	
1 2		6 2	T L コンバティブル
1 3		6 3	東方向ペックテ8 T 2
1 4		6 4	
1 5		6.5	*RENB(注1)
1 6	*RENB (注2)	6 6	
1 7		6 7	単力でエースでする
18			EL * RENBOS
19		6 9	
2 0	(注3)	7 0	<b>西110元寸。</b>
2 1		7 1	
22	* A 0	7 2	* A 1
2 3	* A 2	7 3	* A 3
2 4	* A 4	7 4	* A 5
2 5	* A 6	7 5	* A 7
2 6	* A 8	7 6	*A 9
2 7	* A 1 0	7 7	* A 1 1
28	* A 1 2	7 8	* A 1 3
29	* A 1 4	7 9	* A 1 5
3 0		8 0	The state of
3 1		8 1	
3 2		8 2	
3 3		8 3	
3 4		8 4	
3 5		8 5	* R F S H
3 6	* R D	8 6	* W R
3 7	* M R E Q	8 7	
3 8	* M P R T	8 8	
3 9		8 9	
4 0		9 0	
4 1	08	91	
4 2	* D 0	9 2	* D 1
4 3	* D 2	93	* D 3
4 4	* D 4	9 4	* D 5
4 5	* D 4	9 5	* D 7
4 6	-1 2 V	9 6	-1 2 V
4 7	- 5 W		
48	- 5 V	97	- 5 V
4 9	G N D	-98	G N D
	G N D	99	G N D
5 0	GND	100	GND

(注1)
\*記号はLレベルで有効(active)になる信号で、信号名の上に (bar)記号をつけたものに同じ
(注2)
16番端子はSM-B-80T使用時のみ用いる。
(注3)
20番,70番端子はボード上で短絡している。IEI=IEO

#### 2. ハードウエア

#### 2.1 回路説明

図2にROM/RAMボードのプロック図を示す。また、本マニュアルの最後に部品構成表、回路図を示す。

- (1) アドレス・バッファ  $U^{38} \sim U^{40} \text{ O} 1 \times V^{7} 9 \text{ KLb} + A^{0} \sim *A^{15} \text{ O} \text{ Tドレス入力をバッファする}.$
- (2) アドレス・デコーダ
  アドレス・デコーダは、RAM,ROMに対して別々に設けられており、RAMに対する
  基準アドレスはDIPスイッチDP2により、ROMに対する基準アドレスはDP3により設定できる。U36はRAMに対するアドレス・デコーダであり、1KB単位にRAMを
  選択している。U37はROMに対するアドレス・デコーダであり、1KB単位または2KB単位にROMを選択している。
- (3) データ・バッファ U17, U18の双方向バッファによりデータを入出力する。双方向バッファのレシーバ、及 びドライバがイネーブルとなる条件を次に示す。

 $DE = *RD + (*MS1) \cdot (*MS2) \cdot (*MS3) \cdot (*MS4)$   $\overline{RE} = *WR + (*MS1) \cdot (*MS2) \cdot (*MS3) \cdot (*MS4)$ 


但し、MSi が"L" になる条件は、ボード上のメモリが選択され、かつ、\*MREQが"L" レベルで、\*RFSH が "H" レベルとなる場合である。

- (5) ROMアレー U1~U8は2708,または2716のROMアレーが構成できるようになったICソケットであり、2708,2716の使用切り換えはジャンパ線P1~P10及びDIPスイッチDP1(6)により行う。詳細は3.使用法を参照のこと。
- (6) メモリ・プロテクト回路 メモリ・プロテクトは上述の 4 K B 単位の R A M プロック に対して書き込みを不可能にするものであり書き込みが可能となる条件は以下の通りである。 3 8 番端子米 M P R T が "L"レベルで、かつ、 D I P スイッチ D P 1 の (7), (8)がオン

#### 2.2 バス信号線

表2にバス信号線の意味を示す。

の場合



- 6 -

#### 表 2 バス信号線の意味

		及 2	3 1 7
信号名	端子番号	説明	信号方向
	1,2,3	電源 + 5 V , i 2 7 1 6 または L H 7 0 5 5 を R O M とし	入力
+ 5 V	51, 52, 53	て使用する場合+5Vだけでよい。	
	01,02,00		
	to the second	電源+12V,2708タイプのEPROMを使用する場	入力
+ 1 2 V	5,55	合本電源を必要とする。	
	6 5	Receiver ENaBle	出力
* R E N B	16 又は	この端子を"L"レベルにすることにより、CPUボードの	"L"レベ
		データ・バッファのレシーバはイネーブルになる。本ボー	ルアクテ
		   ド上のメモリをアクセスすると本端子は"L"レベルになる。	ィブ
		. 30 54 56 54 69 24 59 34	
		Address	入力
アドレス		アドレス入力端子であり、本端子に印加されたアドレス信	"L"ンベル
* A0	tern	号は反転バッファ後、ボード上のアドレス・デコーダ、メ	アクティブ
	e e e M A	モリのアドレス入力に印加される。	
* A15	右参照	記号 *A0 *A1 *A2 *A3 *A4 *A5 *A6 *A7 *A8 *A9 *A10*A11*A12*A13*A14*A15	2
		端子 22722373247425752676277728782979	
11.4		11 0 1 200	
	S1-24-PM	Re Fre SH	入力
* R F S H	8 5	ダイナミック R A M のリフレッシュ・サイクルの期間本信	"L" wi
		号はアクティブになる。本ボードはダイナミックRAMを	アクティブ
		使用していないが、リフレッシュ・アドレスによってボー	
	5 有能研究	  ド上のメモリがアクセスされるのを、本信号を用いて禁止	v a
		する。	
		52 (1121-) 113	
		Re aD	入力
* R D	3 6	CPUの読み出しサイクルの期間本信号はアクティブとな	"L"レベル
		۵。	アクティブ
		WRite	入力
* W R	8 6	CPUの書き込みサイクルの期間本信号はアクティブとな	"L"レベル
		る。メモリ・プロテクトにより本信号は無効になる。	アクティブ
		Memory REQuest	入力
* M R E Q	3 7	メモリに対する読み出し/書き込み、リフレッシュ・サイ	"L"レベル
		クルの期間、本信号はアクティブとなる。	アクティブ
			-

言 号 名	端子番号	説明	信号方向
可以是自		Data	2000年1
デ ー タ	ROMEL	データの入出力端子であり、双方向バッファ8T26でバ	入出力
* D0		ッファ後、ボード上のメモリのデータ端子に接続している。	"L"レベル
1		双方向バッファのドライバがアクティブになるのは、	アクティフ
* D7	製る大用東	*MREQが"L"レベル、*RFSHが"H"レベルで、ボ	
		- ド上のメモリが選択され、かつ*R D が "L"レベルとな	+ 1 2 V
		る場合である。また、双方向バッファのレシーバがアクテ	
		ィブとなるのは、*MREQが"L"レベル、*RFSHが	
	07 - #0	"H"レベルでボード上のメモリが選択され、かつ、米WR	RENB
	- 44 65	が"L"レベルとなる場合である。	
	右参照	記号 *D0*D1*D2*D3*D4*D5*D6*D7	
		端子 42 92 43 93 44 94 45 95	
	STEWARD TO	Memory PRoTect	入力
* M P R T	3 8	本信号を"L"レベルにし、かつ、プロデクト・スイッチ	"L"レベノ
		( DP1の(7)か(8))がオンの場合、対応するRAMブロッ	アクティン
	(1) A +3 (A +6) (3	クに対して書き込みができない。	elA 沖
	82979	#F 227223732474257526762777287	
		電源 - 1 2 V	入力
- 1 2 V	46 , 96	2 7 0 8 タイプの E P R O Mの - 5 V電源は本端子に-12	LE ST
	設体関係の	Vを供給することにより、ボード内部で作成できる。	H S H H
	- to 3 - 1	電源 - 5 V	入力
( - 5 V )	47,97	2708タイプのEPROMに直接-5V電源を供給する	
		場合に使用する。	
GND	48,49,50	接地線	
w-n,T.	98,99,100	3.6 CPTの競み出しサイタルの期間本間号はアク	K R D
227.7			

AMA THO WILL

\_ 8 \_

#### 3. 使 用 法

ROM/RAMボードは、2708,2716のEPROMの切り換え、メモリの基準アドレスの設定等をボード上のDIPスイッチ、チェック端子間の配線により行っている。表3はDIPスイッチ、チェック端子の各機能の一覧表である。

表 3 動作モード切り換え一覧表

	番号	機	能
N N	(1)	R A M ブロック1 に対して米 M	IREQを有効にする
	(2)	" " 2	" "
DIP	(3)	ROM " 1	" "
スイッチ	(4)	" " 2	" "
D P 1	(5)	未使用	
	(6)	2708時スイッチオン、27	16時スイッチオフ、
	(7)	RAMブロック1に対して書き	(注2) 込み不可能(プロテクト・オン)
	(8)	" " 2 "	" ( " )
_	(1)	RAM ブロック1の基準アド	レス設定 ( A15 )
	(2)	" " "	( A14 )
DIP	(3)	" " "	( A13 )
スイッチ	(4)	" "	( A12 )
D P 2	(5)	RAM ブロック2の基準アド	レス設定 (A15)
	(6)	" " "	( A14 )
	(7)	" " "	( A13 )
	(8)	" " " "	( A12 )
	(1)	ROM ブロック1の基準アド	レス設定 ( A15 )
	(2)	" " "	( A 1 4 )
DIP	(3)	" " "	( A 1 3 )
スイッチ	(4)	" " "	(A12)(注1)
D P 3	(5)	ROM プロック2の基準アド	レス設定 ( A15 )
	(6)	" " "	( A14 )
	(7)	" "	( A13 )
	(8)	// // //	(A12)(注1)
	P1	P1 - P2 は通常結線、EPRO	MのVDD(A10)端子を開
	P 2	放にする場合、P1-P2を開放	ににする。
チェック	P 3	P3-P4 を結線すると-12Vから	レギュレータを介して-5V を
端子	P 4	EPROMに供給できる。-5Vを直接	供給する場合開放とする。
	P 5	P5 - P6 結線時 E P R O Mの 1	9番端子にA10を印加
	P 6	P7 - P6 " "	" +12V "
	P 7	(但しP1-P2は結線とする)	
	P 8	P8 - P9結線時EPROMの2	1番端子に+5 V を印加
	P 9	P10 - P9 " "	″ −5 V ″
	P 10		

(注1) 2716使用時(1)はオフとする。

(注2) 書き込み不可能となるには、さらに\*MPRT=\*L\*が必要

3.使用进

ROM/RAMホードは、2708、2716のEPROMの切り換え、メモリの基準プドゥス の設定等をボード上のDIPスイッチ、テエック端子側の配線により行っている。 訳3はDIP メイッチ・テエック学名の名様にの一覧ものもよ

及第一文数し限リータ計量 を表

		01		
1	01880	57 3	5	
(DO)	23	- 11-	(2)	
	20 × 5	111		
100	S S S S S S S S S S S S S S S S S S S	1		
		50		
	MY			
	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	W		
	FOI A DOS			
DIPZ	(n) F			

<sup>(</sup>注1) 2718便用時日はオヌとする。

<sup>(</sup>注2) 喜色远水不可能占次名化核、古马比米MPRT=\*L\*が必要

#### 3.1 RAM使用時の設定

- (1) DIPスイッチDP1の(1),(2)をオンにする。
   (1),(2)をオフにすると米MREQが無効になり、対応するRAMプロックがアクセスできなくなる。ボード上のメモリを使用しない場合、オフにする。
- (2) 再書き込みを禁止したければ、前もってDP1の(7),(8)をオンにしておく。
  (7),(8)をオンにした後、\*MPRTを"L"レベルにすると、RAMに対して以後書き込みはできなくなる(読み出しは可能)。

従って通常の使用法ではDP1の(1),(2)をオン、(7),(8)をオフにする。

(3) RAMの基準アドレスを表4に従って設定する。設定はDP2により行う。

	I	RAM	プロック	1	]	RAM	ブロック	7 2	
メモリ番号			上位ハ- > 下位ハ- >		U13~U16 (上位ハールイト) U26~U29 (下位ハールイト)				
DP2番号 基準 アドレス	1	2	3	4	5	6	7	8	
0 0 0 0	0	0	0	0	0	0	0	0	
1 0 0 0	0	0	0	1	0	0	0	1	
2 0 0 0	0	0	1	0	0	0	1	0	
3 0 0 0	0	0	1	1	0	0	1	1	
4 0 0 0	0	1	0	0	0	1	0	0	
5 0 0 0	0	1	0	1	0	1	0	1	
6 0 0 0	0	1	1	0	0	1	1	0	
7 0 0 0	0	1	1	1	0	0 1	1	1	
8 0 0 0	(+ <b>1</b>	0	0	0	1	0	0	0	
9 0 0 0	1	0	0	1	1	0	0	1	
A 0 0 0	1	0	1 1	0	1	0	1	0	
B 0 0 0	1	0	1	1	1	0	1	1	
C 0 0 0	1	1	0	0	1	1	0	0	
D 0 0 0	1	1	0	1	1	1	0	1	
E 0 0 0	1	1	1	0	1	1	1	0	
F 0 0 0	1	1	1	1	1	1	1	1	

1:対応スイッチォン0: " " オフ

表4 RAM基準アドレスの設定

#### 3.2 ROM使用時の設定

- (1) DIPスイッチDP1の(3),(4)をオンにする。
- (3),(4)をオフにすると\*MREQが無効になり、対応するROMプロックがアクセスできなくなる。ボード上のメモリを使用しない場合オフとする。
  - (2) 2708使用時DP1の(6)をオンに、2716使用時DP1の(6)をオフにする。
  - (3) ROMの基準アドレスを表5に従って設定する。設定はDP3により行う。

	R	OMブ	ロック	1	R	O M 7	ロック	2	8 2	はできない
メモリ番号	1 21	U1 ~	~ U4		(S)	U5 ~	~ U8	5 ##	W O	在一下通知
基準 DP3番 号アドレス	1	2	3	4	5	6	7	8	X #	(31 RAMOS
0 0 0 0	0	0	0	0	0	0	0	0	eu -	日本日本人
1 0 0 0	0	0	0	1	0	0	0	1	(#)	
2 0 0 0	0	0	1	0	0	0	1	0		DP2#
3 0 0 0	0	0	1	1	0	0	1	1	(#)	1:対応スイッチオン
4 0 0 0	0	1	0	0	0	1	0	0		0: " " オフ
5 0 0 0	0	1	0	1	0	1	0	1	(*)	0-0-0-0
6 0 0 0	0	1	1	0	0	1	1	0	Q	1000
7 0 0 0	0	1	1	1	0	1	1	1	(#)	2000
8000	1	0	0	0	1	0	0	0	0	3000
9000	1	0	0	1	1	0	0	1	(*)	4000
A 0 0 0	1	0	1	0	1	0	1	0	0	0000
B 0 0 0	1	0	1	1	1	0	1	1	(#)	00000
C 0 0 0	1	1	0	0	1	1	0	0	0	7000
D 0 0 0	1	1	0	1	1	1	0	1	(#)	0 0 0 8
E 0 0 0	1	1	0 1	0	1	1	1	0	1	0000
F 0 0 0	1	1	1	1	1	1	1	1	(#)	A 0 0 0

(注1) 2716の場合(州印の基準アドレスは設定できない。 従って2716使用時 DP3の(4), (8)スイッチは必ずオンとする。

(注2) 2708,2716の混用はできない。表5 ROM基準アドレスの設定

(4) 2708,2716に対応してチェック端子を表6に従って設定する。

ROM チェック 端子	E P R O M 2 7 0 8	E P R O M 2 7 1 6	P R O M 7 0 5 5	備考
P 1 - P2	1	1	0	2217-24011-243-11 493
P 3 - P4	1 (进)	0	0	(注) 直接-5 V供給時は開放とする。
P 5 - P6	0 4 0	1	0	
P 7 - P6	1	0	0	agif »
P 8 - P9	0	1	0	
P 10- P9	1 880	0	0	W U27

表 6 チェック端子配線

1:結線


0:開放

(5) 2708と2716では21番端子の印加電圧の極性が異なるため2716使用時に次の 2000年2017年20日 変更を行う。

#### |SUBMIXTR コンデンサ C12 ~ C15 の実装方向を逆にする。

本ボードでは出荷時のコンデンサ C12~ C15 の実装方向は2 7 0 8 用となっている。従って2 7 1 6 使用の場合、以下のように実装方向を逆にしなければならない。

・2708使用の場合




なお、変更に際しては、ボード添付の"シャープワンボードマイクロコンピュータシリー ズン使用に当って "をよくお読み下さい。


#### 3.3 SM-B-80Tの拡張メモリ


ROM/RAMボードをSM-B-80 Tの拡張メモリとする場合、以下の変更を行わなければならない。


米RENBを16番端子に出力する。



番号	IC ソケット	番号	8 2 7 1 C 1 7 C E E	番号	コンデンサ
U 1	821D-24011-244-11	U24	L H - 2 1 1 4 - 3	С 3	電解47uF SL25VBSN47
U 2	"	U 25	0 "	C 4	タンタル 22uF 499D 225×0035 BS1
П 3	"	U 2 6		1	P - P =
U 4	"	U 27	0 " 0	C38	" #4 = # 9 "
U 5	" (88.48.7	U 28	// 解语子版文	番号	ガ
U 6	, xxxx	U29	"	Ř 1	カーポン3KΩ¼W VRD-ST2EY302
U 7	多论的2716使用助区。	U30	S N 7 4 L S 3 6 7 N	R 2	" 1KΩ " VRD-ST2EY102 J
U 8	"	U 31	S N 7 4 L S 3 2 N	R 3	" 3KΩ " VRD-ST2EY302]
番号	I CHROT	U32	S N 7 4 L S 0 2 N	1	
U 9	L H - 2 1 1 4 - 3	U 33	S N 7 4 L S 0 0 N	R10	T2716@BOX
U1 0	"	U34	S N 7 4 L S 0 4 N	R11	" 1ΚΩ " VRD-ST2EY102]
U1 1	0,110	U35	SN74LS367N	1	1 1 1
U12	"	U36	S N 7 4 L S 1 3 9 N	R30	" " " "
U1 3	,,	U37	"	R31	金属皮膜 RNI 7.5ΩK 1W
U1 4	6,, 6	U38	S N 7 4 L S 0 4 N	番号	その他
U1 5	"	U39	" "	U45	3端子レギュレ-タ MC7905CT
U16	"	U 4 0	1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	DP1	8 回路 DIPタイプスイッチDSS-108
U17	M C 8 T 2 6 A P	U 41	S N 7 4 L S 2 6 6 N	DP2	"
U1 8	nson"agoru	U42	× <del>E U</del> B - B O T Ø M W × ₹ U Ł	100	3.3 SM-B-GOT ROM/RWNF-FE
U19	S N 7 5 4 5 2 B P	U 43	"	P 1	チエック 端子 WP-2型A
U2 0	S N 7 4 L S 3 2 N	U 4 4	では、	1 3	ł ł
U2 1	"	番号	コ ン デ ン サ	P1 0	" "
U2 2	L H - 2 1 1 4 - 3	C 1	電解 47 uF SL25 VBSN47		
U23	"	C 2	"		







- ●シャープ(株)は、Z80ファミリーについてZilog社と技術提携し、日本に おける実施権を保有しております。
- ●シャープ(株)は、Z80ファミリーに関するZilog社の刊行物の複製をする 権利を同社から許諾されております. 読者は、本書のどの部分でもシャープ(株)に無断で複製したり、転載し たり, または引用することはできません.
- ●本書は、Z80ファミリーを読者が正しく理解して戴くための教育手引書 として編集しました.
- Z80ファミリーについてのデータとか、最新情報は、下記にお問合せ下 311.

#### ₩<del>₩</del>-7%株式会社

社 〒545 大阪市阿倍野区長池町22番22号 ☎ (06)621-1221 (大代表)

電子部品事業本部 〒632 奈良県天理市櫟本町2613番地の1

☎ (07436)5-1321 (大代表) 宮 業 本 部 〒545 大阪市阿倍野区長池町22番22号 ☎ (06)621-1221 (大代表)

東部地区営業 〒162 東京都新宿区市谷八幡町8番地 ☎ (03)260-1161 (大代表) 中部地区営業 〒460 名古屋市中区葵 1 丁目20番23号 ☎ (052)931-5406、5424

西部地区営業 〒545 大阪市阿倍野区長池町22番22号 ☎ (06)621-1221 (大代表)

マイクロコンピュータZ80 ユーザーズマニュアル [I] ©

定価 3,000円

1981年9月1日 第1版第3刷発行

発 行/シャープ株式会社

発 売/株式会社エレクトロニクスダイジェスト書店部

■ 105 東京都港区芝公園3-5-8 機械振興会館ビル(B3)

電 話 (03)434-3360(直)434-8211(代)

# 日本大学理工学部講師 •講師 梅原秀之 (株)創英企画

●場所:機械振興会館セミナールーム(東京タワー直前) ☞館内は受付に掲示。時間:9:30~16:30 ● 定員:15名 事務局:東京都港区芝公園3-5-8 機械振興会館ビルB3F エレクトロニクスダイジェスト ☎03-434-3360

対象としており、全10コースから成 応用機器の発注、使用する技術者を マイクロコンピュータ応用機器の開 難かしい。本シリーズのセミナーは 衛者の哲学を数幅のシリコンチップ り、全コース通し参加、独立コース ざす技術者、マイクロコンピュータ クロコンピュータを理解することは 学と発展過程を知ることなしにマイ ●開講のことば 参加の選択ができる、各2日間セミ 上に凝集させたものである。この哲 マイクロコンピュータは、電子技 設計、製造、検査、保守等を目

2-80の概要を解説.

**系化されているため、参加者にとっ** いよう全コースのカリキュラムが体 スとも内容の重複をさけ、無駄のな ようにまとめたものである。各コー たエレクトロニクスダイジェスト社 へつっこんだ内容で水年開催して来 進セミナーを広い分野にわたり、深 て理解しやすいセミナーである. トをもとにより実戦的で即役に立つ 入時期からマイクロコンピュータ関 日本でのマイクロコンピュータ導 過去の実績や参加者のアンケー

によって講義や実習が行なわれ、ま セミナーの特長となっている。 なうことを旨としており、これも本 た質疑応答も実地に即した内容で行 器の開発を実地に手がけて来た講師 水年マイクロコンピュータ応用機

> 手順、マイクロコンピュータ8080/8085 電源オンからプログラム実行までの 置の接続と動作、入出力装置と割込、 ンの動作と命令語の関連、入/ 出力装 流れ、動作順序とタイミング、マイコ 一タの構成要素、基本構造と信号の 易な解説により、マイクロコンピュ 本コースは、初心者にもわかる平 マイクロコンピュータの 完全 理解コース

> > ال

用機器例として1ボードCPUによる温 とシステムの動作評価までの実際の ウエア設計/デバッグ、P-ROM書記 テム設計、開発ツールによるソフト 発・設計に伴うシステム分析、シス 度制御システムをとりあげ、システム開 トラアルシュート等にしいて解説。 手順、方法、演習問題、注意事項、 実用に近いマイクロコンピュータ応

応用システム設計・コース

CI

事柄をていねいに解説。 び周辺用LSIを応用するのに必要な ス方法, 注意事項など、 Z-80CPU及 リフレッシュとそのインターフェー ジー・チェーン優先割込制御使用法 用法、周辺LSIの機能、動作、デイ と制御プログラム、ダイナミックRAMの タ、命令、割込制御、ピン接続と使 Z-80 CPUの構造と特長, レジス

Z80と周辺用LSI

ースと制御プログラム(I)

1/0 機器のインターフェ

●特別受講科 | コース(同一企業の場合)、(2名 ¥48,000)、(3名 ¥69,000)、(4名 ¥88,000)、(5名 ¥105,000)

受损料 Y25,000 Y25,000 Y25,000 Y25,000 Y25,000 Y25,000 Y25,000 Y25,000 Y25,000 Y25,000

10 H 23 · 24 H 10 H 30 · 31 H 11 H 13 · 14 H 4 H 9 · 10 H 4 H 23 · 24 H 5 H 7 · 8 H 10 H 8 · 9 H 10 H 22 · 23 H 11 H 12 · 13 H

11.H27-28.H 12.H11-12.H 5.H21-22.H 6.H11-12.H 11.H26-27.H 12.H10-11.H

12月25·26日 6月25·26日 12月24·25日 PART - 10

PART · 8 PART · 9

5 7 スケジ 2 月12・13日 2 月26・27日 3 月12・13日 3 月26・27日 3 月12・13日 3 月26・27日 9 月10・11日 9 月24・25日

- - X PART · I PART · 2 PART · 3 PART · 4 PART · 5 PART · 6 PART · 7

各々のI/O機器について完全解説。 きるようサブルーチン化したOSを 路及びZ-80システムで実地に使用で ス用LSIによるインターフェース回 D/Aコンバータ)とZ-80インターフェー キーボード、表示器、アナログ・スイッ チ、サンプルホルダ、A/Dコンバータ、 クロコンピュータ用I/O 機器(TTY. I/O機器の割込と制御方法、マイ

策を実例に沿って解説. ンターフェースの際の諸問題点と対

ンピュータとのインターフェースの センサやアクチェータとマイクロコ 学、医学、理学、機械、建築など広い 基本と制御プログラム及び実際のイ これらの分野で使用される代表的な て、電子機器の分野はもとより、化 マイクロコンピュータの応用とし のインターフェースと制御 各種センサ・アクチェータと

開発機器の実例とドキュ

ワーク・ショップ・コース

マイクロ・コンピュータの

ハードウェア設計

DMAの基本と制御方法、マイクロ

ースと制御プログラム(III 1/0 機器のインターフェ

書き方整理の仕方まとめ方など、 ナンス説明書などドキュメント類の 設計書、取扱説明書、保守・メンテ 発者側との仕様決定方法, 開発者側 極とり上げ、発注者側の仕様書、開 ハードウェア設計書、ソフトウェア での承認仕様書、システム設計書、 夕応用機器、システムの実例を数機 開発された、マイクロコンピュー メント類の作成、まとめ方

スク)の解説とZ-80CPUとのインタ カセット磁気テープ、フロッピディ 0機器(XYプロッタ、磁気ドラム、 コンピュータに接続されるあらゆるI

ーフェース回路及びZ-80システムで

順によって、なせ1/0機器がソフトウ 解説と,基本的なI/O機器群が接続さ のプログラムの作成手順と方法、アセ エイス回路の構成方法と、どのような手 かたシステムに於て、それらインターフ マイクロコンピュータの命令セットの ンアル、シミュレーション/アバック、 マイクロコンピュータを動かすため プログラミング・コース

法・道県立てなどを体得する.

エアにより動作するのか明解な講義

いて完全解説

ン化したOS を夫々の I/O 機器につ 実地に使用できるよう、サブルーチ

P-ROM 書込及びシステムの動作評価 ムを作成、シミュレーション/デバッグ、 する。更に温度制御システム用プログラ 作成したプログラムで動かす実習を を接続したシステムを, 参加者自身が 一夕応用機器の開発、設計の手順・方 までの実習を行なって、マイクロコンピュ 参加者が理解しやすいI/0機器群 0 ける問題点、注意事項とキーポイン 連と、夫々のハードウェア設計に於 ミックRAM), 代表的なI/O機器イン モリ(ROM, スタチックRAM, ダイナ び制御回路, (8080, 8085, Z-80), メ 用されるTTLやICの解説、CPU 及 下にしいての解説 ターフェースと制御プログラムの関 マイコンを構成するためによく利

マイコン応用システム設計に必要な書籍・マニュアル・データブック・ソフトウェアを 備・秋葉原店は『土日祭』も営業・どうぞ。

TIN

マイクロコンアュータウンコー エフクトロニクスダイジェスト 国電駅前・ラジオ会館 6 F 秋葉原店 會 255-5784

> ● PART-5-10コースは応用設計コースです。個々の選択ができますからテーマによって受職(ださい。 エンフトロニアス・3560 ・ このセミナーは年間数回、同一テーマで実施しております。日時・内容・その他の詳細は問い合せください。 デイジエスト (03)434-3860 ●PART・5~10コースは応用設計コースです。個々の選択ができますからテーマによって受講ください。 ●8080/8085/Z80の正しい使い方はPART・1~5で終了します。●PART・4ワークショップコースはPART・3受講の方を受付ます。

# レイコンコーナー雑打戦内

イラスト中心 マート ア、R D マイッ	Z8027	Z80 Z	Z8024	ベストセンロロ	実戦パー (BASIC7
スト 樹下行三 著 上上 少 [1] トラギ・26項 定価 2.000円	<b>ピュータ</b> (田) A 5 判・320頁 定価 2.500円	<b>ピュータ(順)</b> A 5 利・320頁 定価 2,500円	·ピュータ(I)		キスト 大原茂之著 - 90/8085 - 9 80/8085   85前:240頁   26億3:000円
ベストセラーテキスト 出下行三者 <b>マイクロコンピュータ</b> (I) 基礎編] A 5 神7.54耳 2億 2.000円	日間	マイクロコンピュータ (画) (設計編) A 5 #1-320 R 全体 2.500円	パーンナルコンピュータ (I) (ベーシック編) 、A 5 料・180K を 2,000円	· ·	完全理解のための人門テキスト 大原茂之 著 マイクロコンピュータ 80/8085 バンドブック (I) 85歳2408

	TT	統工		1/4	-(10	ニニ	A/D.	大大	M O		7.7	**
佐々木正 監修	B5料-200页 2.000円	В 5 料	В 5 判	В 5 判	В 5 判 ¥ 3.000	B 5 却 ¥ 3.000	B 5 均 ¥ 1.500	85判 ▼1.500	在4本正 監修 280 (1)	次值 2.500円	- ン演習編] 空値 2.000円	ゾーブ
イラスト中心一誰でもわかる。	り配件	0マイクロコンピュータ	ファミリー テクニカルマニュアル	マイクロコンヒュータ ユーザースマニュアル[1]	マイクロコンピュータ ユーザースマニュアル(II)	0マイクロコンピュータ	0マイクロコンピュータ	マイクロコンピュータ アブリケーションマニュアル,[1]	ベストセラーテキストはイクロコンピュータ	A 5 料·300页	<b>英概ハーンブルコンにユー・シ(川</b> [BASICプログラム基本パターン演習編 B5判:00頁 定値 2:000円	●東芝マイクロコンピュータシリーズ
イラスト中心	7/1	00	80	Z80 31	80	Z807	00	80	ベストセンイクロ	4	(BASIC7	トラジャイ

ポツステム アナログ A 4 判 ¥ 1,500 A 4 判 ¥ 1,500 A 4 判 ¥1.500 A 4 # A 4 判 ¥ 1.500 A 4 ¥II ¥ 1,900 EX-80(EX-80WBプログラムリスト) \*1.300 T3444BSデジタルカセットコントローラ A 4 押 1,500 T3444Aではデーディスクコントローラ A4期 EX-80BSLEVEL·IIBASIC收扱规则各区域设计器 EX-80プログラム例拠集 EX-80プログラム例題集VOL-II EX-80BS 取扱以明書(LEVEL-1) EX-80BS LEVEL-1 BASIC附随集 (例超26例の解答集) EX-80/カラーボード収扱説明書 EX-80(EX-80CBの収扱説明) EX-80組立説明書 一米イベーノココノ

-	コークナーナーギー	レート	MC	808	202	M		S. C. C.		TAY		
199	B 5 判 ¥ 5,000	日5判 ¥2.500	B 5 #II ¥ 3.000	B 5 判 ¥ 3.000	5(1	85判 ▼3.000	В 5 判	В 5判	5(1	B 5 判 ¥ 3.000	B 5 判 ¥ 3.000	B 5 判 V 1.500
TTL ICを使いこなすために	エデーターションマニュアル	これ アブリケーションマニュアル	TL特性と応用	ンターフェイスICとテータックテュファ	リニアICを使いこなすために	- YIC FTUT-Sarazzu	D.D.A.Z.バータディンと A.O.O.	ーペアンプ活用技術	MOS ICを使いこなすために	IOS/LSI 設計と応用	MOS IC ハドブック	ナログ・データレコーダハンドアック

●活用しようデータブック
 ・コンポーネントデータカロット 43.900
 ボンステム データカロット 43.900
 (全世界)ICマスターデック A4#1.季次 10万人のプリング・フェック A4#1.季次 10万人のプリング・フェック A4#1.季次 10万人のプリング・ロジック TTL データル 42.000
 ・ロジック TTL データル 42.000
 ・ファナログ データル 85.45

B 5 均 ¥ 1.500 ¥ 1.500 ¥ 1.500

71/11-22-72-78 (1) 8080A (1) 71/11-22-72-78 (1) 8080A (1) 71/11-22-72-78 (1) 8080A (1) 71/11-22-78 (1) 8048

マイクロコンピュータワンチップイビット#5期

₩ 2.000

85判 ¥2.500

B 5 料 ¥ 3.500 B 5 判 ¥ 1.500

1) ニアアリケーショス ハンドアック A541・美文 A/D・D/A ユンバータ ハンドアック A541・美文 A541・美文 アナログ・デバイセス アナログ・デバイタン アナログ・ディング アン・バージョン・ト・ソ2.000 マイクロプロセッサ スポル・ション・ 42.000 エント・ロデス (13) 134 - 3360

(03)434-3360

エレクトロニアス

B 5 判 V 1.800 B 5 判 ¥ 2.500

08-SIL # == 4

B 5 #11 B 5 判 \* 3.000 B 5 #1 B5判 ¥3,800 A 5 和 ¥ 1,200 0/8085 アセンブリ・計画 A5判 000 フログラミングマニュアル Y3,000 インテルテクニカルライブラリ(日本語版) A 5 判 JS-51 ISIS-IIユーザのための ドルMULTIBUS 在線説明書 DS マイクロコンヒュータ 入門 OX 86 プログラミングマニュアル 38-51マクロアセンブリ言語 122 LA 2 LA M CS85 122 22 M CS48 0 アセンブリゴ語 380/85人門 K85 3-4-7

#### 

工業計器ガイドブック (社)日本電子機械工業会編集 ME機器技術総覧 電子測定器と応用システム総覧 電子測定器と応用システム総覧 電子測定器の選び方 (社)日本放動機機工業会		(4)日本電気計測器工業会編集	The second
(立)日本電子機械工業会編集 M E機器技術総覧 電子測定器と応用システム総覧 電子測定器の選び方 (は)日本放動機機関工業会 医用放射線機器工業会		丁業計器ガイドブック	B 5 事 000 × 3 000
M E機器技術総覧 電子測定器と応用システム総覧 電子測定器の選び方 (は)日本放動機機関工業会 医用放射線機器技術総覧	400	(才)日本電子機械工業会編集	
電子測定器と応用システム総覧 電子測定器の選び方 (は)日本放射線機器工業会 医用放射線機器大統総覧		ME機器技術総覧	B 5 判 4 4,000
電子測定器の選び方 (は)B本欧崎磯墨工業会 医用放射線機器技術総覧	Sale of	電子測定器と応用システム総覧	₩3.000
81-7	160	電子測定器の選び方	B5判
	TA V	验	
	40	医用放射線機器技術総覧	B5粒 ¥5,500

